-时序逻辑电路.pptx

(5-1)电子技术电子技术数字电路部分数字电路部分第五章第五章 时序逻辑电路时序逻辑电路(5-2)第五章第五章 时序逻辑电路时序逻辑电路5.1 概述概述5.2 寄存器寄存器 5.4 计数器的设计计数器的设计 5.5 计数器的应用举例计数器的应用举例 5.3 计数器的分析计数器的分析(5-3)时序电路时序电路必然具有记忆必然具有记忆功能，因而组功能，因而组成时序电路的成时序电路的基本单元是触基本单元是触发器。发器。时序逻辑电路的特点时序逻辑电路的特点 在数字电路中，凡是任一时刻的在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，稳定输出不仅决定于该时刻的输入，而且而且还和电路原来的状态有关还和电路原来的状态有关者，都者，都叫做时序逻辑电路，简称叫做时序逻辑电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XYZW5.1 概述概述(5-4)5.2.1 数码寄存器数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲(CP)寄存器是计算机的主要部件之一，寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。它用来暂时存放数据或指令。四位数码寄存器四位数码寄存器5.2 寄存器寄存器(5-5)Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲(CP)A0-A3：待存数据：待存数据Q0-Q3：输出数据输出数据 工作过程：工作过程：接收脉冲到达后，将待存数据送接收脉冲到达后，将待存数据送至各至各D触发器触发器，取数脉冲加入后将所存数据取数脉冲加入后将所存数据送出。送出。(5-6)5.2.2 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)(5-7)根据移位数根据移位数据的输入输据的输入输出方式，又可出方式，又可将它分为将它分为串串行行输输入入串串行输行输出出、串串行输行输入入并并行输行输出出、并并行输行输入入串串行输行输出出和和并并行行输输入入并并行输行输出出四种电路结四种电路结构：构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出(5-8)QQDQQDQQDQQD&A0A1A2A3SDRDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲SD四位并入四位并入-串出的左移串出的左移寄存器寄存器 设设A3A2A1A0 1011，在存数脉冲作用在存数脉冲作用下，并行输入数据，使下，并行输入数据，使 Q3Q2Q1Q0 1011 。QQDQQDQQDQQD1移位移位脉冲脉冲CP0串行串行输出输出3210 下面将重下面将重点讨论点讨论 兰兰颜色的颜色的 那那部分部分电路电路的的工作原理。工作原理。(5-9)D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 21 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初态并入初态 Q3Q2Q1Q0 1011Q3Q2D1Q0D0移位移位脉冲脉冲CP0串行串行输出输出D2D3Q2Q3Q1Q0Q1左移过程左移过程(5-10)用波形图表示如下：用波形图表示如下：1 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初态并入初态Q3Q2Q1Q0 1011Q3Q2Q1Q0CPCP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 0Q3Q2D1Q0D0移位移位脉冲脉冲CP0串行串行输出输出D2D3Q2Q3Q1Q0Q1(5-11)四位串入四位串入 -串出的串出的左移左移寄存器：寄存器：D0 LD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2 “L L”即需即需左移的输左移的输入数据入数据.串行串行输入输入LQ3Q2D1Q0D0移位移位脉冲脉冲CP串行串行输出输出D2D3Q2Q3Q1Q0Q1数据由数据由Q3串行输出串行输出(5-12)D1 Q Q2 2D2 Q Q3 3D3 R RD0 Q Q1 1四位串入四位串入-串出的串出的右移右移寄存器：寄存器：QDQQ3DQDQD移位移位脉冲脉冲CP串行串行输出输出Q1Q2Q0串行串行输入输入R “R R”即即需右移的需右移的输入数据输入数据数据由数据由Q0串行输出串行输出(5-13)构成原理：既能左移又能右移。构成原理：既能左移又能右移。给移位寄存器设置一个控制端如给移位寄存器设置一个控制端如S S，令，令S S0 0 时时左移；左移；S S1 1时右移即可。时右移即可。集成组件集成组件74LS194就是这样的多功能移位寄存器。就是这样的多功能移位寄存器。双向移位双向移位寄存器寄存器D0 L LD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2左移左移D1 Q Q2 2D2 Q Q3 3D3 R RD0 Q Q1 1右移右移D0=SL SQ1 D2=SQ1 SQ3 D3=SQ2 SR D1=SQ0 SQ2 双向移双向移(5-14)VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194右移右移串行串行输入输入左移左移串行串行输入输入并行输入并行输入工作方式工作方式控制控制(5-15)VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向右移动向右移动)左移左移(从从QD向左移动向左移动)并入并入 CLRCPS1 S0功功 能能(5-16)5.2.3 寄存器应用举例寄存器应用举例例：数据传送方式变换电路例：数据传送方式变换电路D6D5D4D3D2D1D0并并行行输输入入串行输出串行输出数数据据传传送送方方式式变变换换电电路路1.实现方法实现方法:(1)因为有因为有7位并行输入，位并行输入，故需使用两片故需使用两片74LS194；(2)用最高位用最高位QD2作为它作为它的串行输出端。的串行输出端。(5-17)2.具体电路具体电路:&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并并 行行 输输 入入74LS194(1)74LS194(2)(5-18)寄存器各输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入(S1S0=11)并行输入并行输入(S1S0=11)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)3.工作效果工作效果:提醒：在电路中，提醒：在电路中，“右移输入右移输入”端接端接 5V。(5-19)5.3.1 计数器的功能和分类计数器的功能和分类1.计数器的计数器的功能功能 记忆输入脉冲的个数。用于定时、分记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。频、产生节拍脉冲及进行数字运算等等。2.计数器的计数器的分类分类同步计数器和异步计数器。同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数循环规律有时也用计数器的计数循环规律(或称或称模数模数)来区分各种不同的计数器，如二来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器、十进制计数器、二十进制计数器等等。进制计数器等等。5.3 计数器的分析计数器的分析(5-20)5.3.2 异步计数器的分析异步计数器的分析Q2D2Q1D1Q0D0Q2Q1Q0CP计数计数脉冲脉冲 在异步计数器中，有的触发器直在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被器状态变换的时间先后不一，故被称为称为“异步计数器异步计数器”。例例1.三位二进制三位二进制异步异步加法计数器。加法计数器。(5-21)Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数脉冲脉冲Q2Q1Q0 010 0 010101010100 010 1011 0 11 1000 0010 1结论：结论：1.各触发器间时钟不一致，各触发器间时钟不一致，所以称异步计数器；所以称异步计数器；2.Q2Q1Q0各位间为二进制关系；各位间为二进制关系；3.计数从计数从000开始到开始到111结束，然结束，然 后循环，所以称加法计数。后循环，所以称加法计数。（或上叫上行计数）（或上叫上行计数）(5-22)思考题：思考题：试画出三位二进制异步减法计数试画出三位二进制异步减法计数器的电路图，并分析其工作过程。器的电路图，并分析其工作过程。优点优点：电路简单、可靠：电路简单、可靠缺点缺点：速度慢：速度慢异步计数器的优缺点：异步计数器的优缺点：(5-23)5.3.3 同步计数器的分析同步计数器的分析 在同步计数器中，各个触发器都在同步计数器中，各个触发器都受同一时钟脉冲受同一时钟脉冲 输入计数脉输入计数脉冲的控制，因此，它们状态的更新冲的控制，因此，它们状态的更新几乎是同时的，故被称为几乎是同时的，故被称为“同步同步计数器计数器”。例例2.三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲CP(5-24)Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲三位二进制同步加法计数器三位二进制同步加法计数器CP分析步骤分析步骤:1.先列写控制端的逻辑表达式：先列写控制端的逻辑表达式：J2=K2=Q1 Q0J1=K1=Q0J0=K0=1Q0：来一个来一个CP，翻转一次；，翻转一次；Q1：当：当Q01时，可随时，可随CP翻转；翻转；Q2：只有当：只有当Q1Q011时，才能随时，才能随CP翻转。翻转。(5-25)2.列写状态转换表，分析其状态转换过程。列写状态转换表，分析其状态转换过程。2 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2 J1 K1 J01 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原状态原状态 控控 制制 端端 下状下状态态,(5-26)CPQ0Q1Q23.用波形图显示状态转换关系用波形图显示状态转换关系注意注意：各触发器均在：各触发器均在CP的下降沿翻转。的下降沿翻转。(5-27)Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲三位二进制同步加法计数器三位二进制同步加法计数器CP思考题：思考题：根据以上分析思路，试设计一个四根据以上分析思路，试设计一个四位二进制同步加法计数器电路，并检验位二进制同步加法计数器电路，并检验其正确性。其正确性。(5-28)5.3.4 任意进制计数器的分析任意进制计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP1.写出控制端的逻辑表达式：写出控制端的逻辑表达式：J2=Q1 Q0 ，K2 1 J1=K1 1 J0=Q2 ，K0 1 (5-29)2.列写状态转换表，分析其状态转换过程：列写状态转换表，分析其状态转换过程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP 1 0 0 0 0 1 1 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1 1 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0CP Q2 Q1 Q0 J2=K2=J1=K1=J0=K0 =Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状下状态态,1Q2(5-30)Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP 结论：结论：（1）电路计数循环由）电路计数循环由000到到100，所为，所为五进五进 制加法计数器制加法计数器。（2）各触发器间）各触发器间CP不一致，所以为不一致，所以为异步计异步计 数。数。3.还可以用波形图显示状态转换表还可以用波形图显示状态转换表(略略)(5-31)另有三种状态另有三种状态111、110、101不在计数循环不在计数循环内，如果这些状态经若干个时钟脉冲后，能够内，如果这些状态经若干个时钟脉冲后，能够进入计数循环，称为能够进入计数循环，称为能够自行启动自行启动。4.检验其能否检验其能否自动启动自动启动？CP Q2 Q1 Q0 J2=K2=J1=K1=J0=K0 =Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状下状态态,1Q2 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0结论：结论：经检验，可以自动启动。经检验，可以自动启动。(5-32)0 0 01 0 00 1 10 0 10 1 00 1 00 1 01 1 15.状态转换图状态转换图(5-33)计数器的设计方法很多，可分为两类：计数器的设计方法很多，可分为两类：一是根据要求用触发器一是根据要求用触发器(Flop-Flip)构成，构成，再再就是利用具有特定功能的中规模集成组件适当连接就是利用具有特定功能的中规模集成组件适当连接而成而成。5.4.1 利用触发器设计计数电路利用触发器设计计数电路举例说明其设计步骤：举例说明其设计步骤：数字控制装置中常用的步进电动机有数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕组循环通三个绕组。电动机运行时要求三个绕组循环通电，其顺序为：电，其顺序为：试设计一个电路实现之。试设计一个电路实现之。A AB B BC C CA A5.4 计数器的设计计数器的设计(5-34)设计步骤设计步骤如下：如下：(1)根据任务要求，确定计数根据任务要求，确定计数器的模数和所需的触发器个数。器的模数和所需的触发器个数。这个任务所需计数器的模数为这个任务所需计数器的模数为 6（A、AB、B、BC、C、CA），触），触发器的个数为发器的个数为 3。(2)确定触发器的类型。确定触发器的类型。最常用的触发器有最常用的触发器有 D触发器和触发器和JK触发器，本任务中选用触发器，本任务中选用JK触发触发器。器。(5-35)001011010110100101以以QCQBQA 为序排列：为序排列：(3)列写状态转换表或转换图。列写状态转换表或转换图。用三个触发器的输出端用三个触发器的输出端QA、QB、QC分别控制电动分别控制电动机的三个绕组机的三个绕组A、B、C，并以并以“1”表示通电，表示通电，“0”表示不通电。表示不通电。(5-36)(4)根据所选触发器的激励表，根据所选触发器的激励表，确定各个触发器在状态转换时对控确定各个触发器在状态转换时对控制端的电平要求。制端的电平要求。J K Q N Q N+1JK触发器的功能表触发器的功能表 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Q N Q N+1 J KJK触发器的驱动表触发器的驱动表0 0 0 X0 1 1 X1 0 X 11 1 X 0 注意：注意：“X”即可即可“0”可可“1”。(5-37)QC QB QA QC QB QA JC KC JB KB JA KA 原原 状状 态态 下下 状状 态态 对各控制端的电平要对各控制端的电平要求求,0 0 1 0 1 1 0 X 1 X X 0 0 1 1 0 1 0 0 X X 0 X 1 0 1 0 1 1 0 1 X X 0 0 X 1 1 0 1 0 0 X 0 X 1 0 X 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 1 X 1 0 X X 0步进电动机绕组通电激励表步进电动机绕组通电激励表(5-38)(5)写出各个控制端的逻辑表达式：写出各个控制端的逻辑表达式：JC=QA KC=QA JB=QC KB=QC JA=QB KA=QB QCQCJCKCQBQBJBKBJAQAQAKARDRDSD预置数预置数计数脉冲计数脉冲CP(6)画出计数器的逻辑电路图。画出计数器的逻辑电路图。(5-39)(7)检验该计数电路能否自动启动。检验该计数电路能否自动启动。本计数电路有三个触发器，本计数电路有三个触发器，可有八个状态组合，可是只用去可有八个状态组合，可是只用去六个，尚有两六个，尚有两 个未利用，因此个未利用，因此需要检验一下，若不能自行启动，需要检验一下，若不能自行启动，电路要进行修改。电路要进行修改。（检验过程请自行分析）（检验过程请自行分析）(5-40)5.4.2 利用集成组件设计计数电路利用集成组件设计计数电路1.二二-五五-十进制计数器十进制计数器 74LS90 74LS90 内部含有两个独立的内部含有两个独立的 计数计数电路：一个是模电路：一个是模 2 计数器计数器(CPA为其时为其时钟，钟，QA为其输出端为其输出端)，另一个是模，另一个是模 5 计数器计数器(CPB为其时钟，为其时钟，QDQCQB为其为其输出端输出端)。外部时钟外部时钟CP是先送到是先送到CPA还还 是先送是先送到到CPB，在，在QDQCQBQA这四个输出端会这四个输出端会形成不同的码制。形成不同的码制。(1)74LS90的介绍的介绍(5-41)QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD74LS 90原理电路图原理电路图(5-42)CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNC VCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图管脚分布图(5-43)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1)R 0(2)R 9(1)R 9(2)QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 90功能表功能表(5-44)R 0(1)R 0(2)R 9(1)R 9(2)QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 90功能表功能表归纳：归纳：1.74LS 90在在“计数状态计数状态”或或“清零清零状态状态”时，均要求时，均要求R 9(1)和和R 9(2)中至少一中至少一个必须为个必须为“0”。2.只有在只有在R 0(1)和和R 0(2)同时为同时为“1”时，时，才能进入才能进入“清零状态清零状态”。(5-45)连接方法连接方法1CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接方式形成结论：上述连接方式形成 8421 码码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数(5-46)连接方法连接方法2QA2CPACPCPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方式结论：上述连接方式形成形成 5421 码。码。0 0 0 0 QA QD QC QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数(5-47)例例1.按按8421码构成码构成 六进制计数器。六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 0 0 0CP0 1 1 0CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90(2)74LS90的应用的应用说明：说明：0110状态非常短暂，状态非常短暂，不能算在计数循环中。不能算在计数循环中。用用0110状态直接清零即可。状态直接清零即可。R 0(1)=QBR 0(2)=QC即令：即令：(5-48)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP讨论：讨论：下述接法行不行下述接法行不行?错在何处错在何处?警示：切切不可将输出端相互短路警示：切切不可将输出端相互短路！(5-49)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP&这样接是正确的这样接是正确的(5-50)例例2.用两片用两片74LS 90按按8421码构成码构成 36 进制计数器。进制计数器。QD QC QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数分析：分析：1.如何解决片间如何解决片间 进位问题进位问题？从右面的状态转换表从右面的状态转换表 中中可以看到：每片可以看到：每片7490最多最多可计可计10个数。构成个数。构成36进制进制需两片需两片7490，其中个位片，其中个位片的的 QD可以给十位片提供计可以给十位片提供计数脉冲信号。数脉冲信号。(5-51)分析：分析：2.如何满足如何满足“36 进制进制”的要求？的要求？十十 位位 个个 位位 0 0 3 5.共有共有36个个 稳定状态稳定状态 3 60 0(0011 0110)用此状用此状态清零态清零(5-52)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位个位)&CP 用两片用两片74LS 90按按8421码构成的码构成的 36 进制计数器。进制计数器。(5-53)例例3.用用74LS 90 按按5421 码构成码构成六六进制进制计数器。计数器。0 0 0 0 0 QA QD QC QB 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数至此结束至此结束在此状态下清零在此状态下清零异步清零，此状态出现异步清零，此状态出现时间极短，不能计入计时间极短，不能计入计数循环。数循环。(5-54)承接前页的分析结果：承接前页的分析结果：在在QAQDQCQB 1001 时清零。时清零。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲(5-55)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲8421码制下码制下：在在QDQCQBQA 0110 时清零时清零同为六进制计数器，两种码制不同接法的同为六进制计数器，两种码制不同接法的比较比较：5421码制下：码制下：在在QAQDQCQB 1001 时清零时清零CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲(5-56)2.四位四位同步二进制同步二进制计数器计数器 74LS163 前面所讲述的前面所讲述的74LS 90其清零方式其清零方式通常称为通常称为“异步清零异步清零”，即只要，即只要 Q 0(1)=Q 0(2)=1，不管有无时钟信号，输出，不管有无时钟信号，输出端立即为端立即为 0；而且它的计数方式是异步；而且它的计数方式是异步的，即的，即CP不是同时送不是同时送 到每个触发器。到每个触发器。而下面将要讲述的而下面将要讲述的74LS163，不但，不但 计数方式是同步的，而且它的清零方式计数方式是同步的，而且它的清零方式 也是同步的：即使清零控制端也是同步的：即使清零控制端CLR0，清零目的真正实现还需等待下一个时钟清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。脉冲的上升沿到来以后才能够变为现实。这就是这就是“同步清零同步清零”的含义。的含义。(5-57)16151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16374LS 163 管脚图管脚图(1)74LS163 的介绍的介绍(5-58)TPRCA B C DQBQCQDQALOADCLR74LS16374LS163功能表功能表1 1 1 1 计计 数数0 1 1 1 X 保持保持 1 0 1 1 X 保持保持(RC=0)X X 0 1 并并 行行 输输 入入X X X 0 清清 零零P T LOAD CLR CP 功功 能能 (5-59)清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入同步同步清零清零同步同步置数置数(5-60)例例1.用一片用一片74LS163构成构成六进制计数器。六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备清零：准备清零：使使 CLR 0TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCP(2)74LS163 的应用的应用注意：不同清零方式，清零时用的状态不同，请看下页。注意：不同清零方式，清零时用的状态不同，请看下页。(5-61)在在QDQCQBQA 0110 时时 立即立即清零清零。例例.用一片用一片74LS 90构成构成六进制计数器六进制计数器:例例.用一片用一片74LS 163构成构成六进制计数器六进制计数器:在在QDQCQBQA 0101 时时 准备准备清零清零。TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲(5-62)例例2.用用74LS163构成二十四进制计数器。构成二十四进制计数器。(1)需要两片需要两片74LS163；(2)为了提高运算速度，使用同步计数方式。为了提高运算速度，使用同步计数方式。TPRCA B C DQBQCQDQALDCLR74LS163TPRCA B C DQBQCQDQALDCLR74LS163+5V+5V,CPCLR 应该在应该在 QDQCQBQA QDQCQBQA 0010 0011 时准备清零。时准备清零。,QDQCQBQA QDQCQBQA CLR=清零信号为：清零信号为：(5-63)例例.数字频率计原理电路的设计。数字频率计原理电路的设计。清零清零计数计数1 秒钟秒钟显示显示5.5 计数器的应用举例计数器的应用举例(5-64)译码显示译码显示74 LS 904720Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA数字频数字频率计原率计原理图理图1Hz!Ux为被为被测信号测信号(5-65)译码显示译码显示74 LS 904720Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2Q1Q0=001时：时：1110ux作为作为CPA被被送入计数器，送入计数器，进行进行计数计数。1.计数显计数显示部分示部分(5-66)译码显示译码显示74 LS 904720Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2Q1Q0=100、000时：时：1011计数器计数器清零清零(5-67)译码显示译码显示74 LS 90Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2Q1Q0=011、111、110时：时：ux被封锁，计被封锁，计数器输出保持，数器输出保持，处于处于显示显示状态。状态。00(5-68)译码显示译码显示74 LS 904720Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA2.循环计数循环计数器部分器部分自动时自动时(5-69)译码显示译码显示74 LS 904720Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2 Q1 Q00 0 10 1 11 1 11 1 01 0 0Q2Q1Q0组成五进组成五进制计数器：制计数器：2.循环计数循环计数器部分器部分自动时自动时计数计数清零清零显示显示(5-70)译码显示译码显示74 LS 904720Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA2.循环计数循环计数器部分器部分手动时手动时(5-71)译码显示译码显示74 LS 904720Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA2.循环计数循环计数器部分器部分手动时手动时Q2Q1Q0的状的状态转换关系态转换关系000001011111计数计数显示显示手动清零手动清零(5-72)自动测量过程：自动测量过程：000001011111110100手动清零手动清零计数计数显示显示显示显示显示显示自动清零自动清零1秒秒3秒秒1秒秒(5-73)手动测量过程：手动测量过程：手动清零手动清零计数计数显示显示显示显示0000010111111秒秒