TFT基板低功耗显示驱动方法研究.pdf

第 38 卷 第 10 期2023 年 10 月Vol.38 No.10Oct.2023液晶与显示Chinese Journal of Liquid Crystals and DisplaysTFT基板低功耗显示驱动方法研究苗宗成1，2*，张瑞寅1，贺泽民1，梁蓬霞3（1.西京学院 电子信息学院，材料与能源科学技术研究院，陕西 西安 710123；2.西北工业大学 光电与智能研究院，陕西 西安 710072；3.京东方科技集团股份有限公司，北京 100176）摘要：TFT 的低功耗特性能够减少电子设备的能量消耗，从而达到节省能源、延长电池寿命、降低使用设备温度、提高显示质量的目的。因此，低功耗 TFT 在电子设备的设计和制造中具有十分重要的作用。TFT 基板的结构有很多种类，通常可分为一般型、高温多晶硅型、低温多晶硅型、金属氧化物半导体型和柔性材料基板型。本文对现有的 TFT 基板显示器件的低功耗研究进行总结分析，主要包括两大方面：对 TFT 基板本身驱动进行优化；对 TFT 基板外设驱动进行优化。本文对两大方面的低功耗研究进行了综述，并对近年来国内外 TFT 低功耗方法研究进行详细介绍。根据所介绍的方法的特点与其尚未攻克的困境，对 TFT基板显示设备低功耗驱动的未来发展进行了展望。关键词：TFT；显示；低功耗；驱动中图分类号：TB565+.4；TN27 文献标识码：A doi：10.37188/CJLCD.2023-0204Review on driving method for low power consumption of TFT-based display screensMIAO Zong-cheng1，2*，ZHANG Rui-yin1，HE Ze-min1，LIANG Peng-xia3（1.Technological Institute of Materials&Energy Science（TIMES），School of Electronic Information，Xijing University，Xian 710123，China；2.School of Artificial Intelligence，Optics and Electronics（iOPEN），Northwestern Polytechnical University，Xian 710072，China；3.BOE Technology Group Co.，Ltd.，Beijing 100176，China）Abstract：The low power consumption TFT can reduce the energy consumption of electronic devices，save energy，extend battery life，reduce device temperature，and improve display quality，which plays an important role in the design and manufacturing of electronic devices.The structure of TFT substrates can be divided into following types：high-temperature polycrystalline silicon，low-temperature polycrystalline 文章编号：1007-2780（2023）10-1372-17收稿日期：2023-06-05；修订日期：2023-07-15.基金项目：国家重点研发计划（No.2022YFB3603703）；国家自然科学基金（No.52173263）；陕西省秦创原引用高层次创新创业人才项目（No.QCYRCXM-2022-219）Supported by National Key R&D Program of China（No.2022YFB3603703）；National Natural Science Foundation of China（No.52173263）；Qinchuangyuan High-level Talent Project of Shaanxi（No.QCYRCXM-2022-219）*通信联系人，E-mail：第 10 期苗宗成，等：TFT基板低功耗显示驱动方法研究silicon，metal oxide semiconductor，and flexible material substrate.This article summarizes and analyzes the research on low power consumption of existing TFT substrate display devices，including two main aspects：optimizing the driving of TFT substrate itself and optimizing the driving of TFT substrate peripherals.The research of low power consumption TFT in recent years at home and abroad is introduced in detail.Based on the characteristics and challenges of the methods introduced，the future development of low power consumption driving for TFT substrate display devices is discussed.Key words：TFT；display；low power consumption；drive1 引言薄膜晶体管（Thin Film Transistor，TFT）低功耗驱动在移动设备和便携式电子产品中十分重要1。这些设备通常由电池供电，TFT 驱动功耗越低，电池寿命就越长，意味着用户可以更长时间地使用设备、节省能源从而降低能源成本，并且可减少对环境的负面影响2。因此，TFT 低功耗驱动的重要性不仅体现在个人便携式电子产品的使用中，也与整个社会和环境的可持续性息息相关。在目前屏幕显示市场中，因 TFT-LCD 具有重量轻、薄、技术成熟、可靠性高、成本低等特点，一直占据显示技术的主导地位，并广泛应用于显示器、笔记本、PAD 等电子显示产品中3，从小型移动电子设备到大型显示器和数字电视都有它的身影。“甘瓜苦蒂，天下物无全美”，TFT-LCD虽然有着诸多的优点，但其也有缺点，如成本较高和耗电量相对较大。这些问题对未来便携设备的进一步发展非常不利4。随着近年来绿色环保性逐渐成为新的发展标准，产品低功耗的技术需求也越来越高，低功耗需求已成为产品的重要竞争力。为进一步降低 TFT-LCD 显示设备功耗，提升设备的续航水平，推动未来便携设备的进一步发展，近年来，学术界针对 TFT 基板低功耗的研究已经提出了很多应对方法，主要分为两种：一是在 TFT 基板结构上进行优化；二是对 TFT基板的软硬件外设驱动进行优化。本文阐述了TFT-LCD 低功耗技术及其应用背景，对其中的关键技术进行了分析与研究，总结了当前 TFT-LCD 低功耗发展现状，并展望未来的 TFT-LCD低功耗发展将会在新材料和技术、像素控制电路设计与新的集成电路技术、系统算法优化技术4方面实现突破。2 TFT基板区域的优化TFT基板作为显示器的主要用电设备，其耗电 对 其 构 成 的 显 示 设 备 功 耗 有 很 大 的 影 响。TFT 基板区域的功耗主要受到信号转换功耗、TFT 负载（像素电容）半导体本身性能 3 方面的影响，因此对 TFT基板进行优化从而达到低功耗的目的是非常有必要的。针对上述的几种影响TFT基板功耗的问题，有以下几种优化方法：实现静态随机储存器（Static random access memory，SRAM）嵌入像素控制电路阵列技术5、优化双速率驱动（Dual-rate driving，DRD）技术6、优化非晶铟-镓-锌氧化物（Amorphous indium-gallium-zinc oxide，a-IGZO）新型半导体的 TFT 阵列技术7等。根据这些技术设计出一种改进的驱动方案以实现 TFT基板低功耗的目标。2.1优化 SRAM 模式的低功耗设计在 TFT 基板工作中，信号转换操作通常需要使用一定的功率，因此对 TFT 基板的低功耗性能会产生影响。信号转换器在运行时，需要消耗一定的电力来执行转换、放大、缩放等处理操作，这可能导致电流的增加和功耗的提高。合理地处理信号转换，可以减少 TFT基板的功耗。传统 TFT-LCD 数字驱动电路通常采用脉宽调制（Pulse-width modulation，PWM）来表示 n位数字输入。PWM 可以分为两类：多脉冲 PWM（Multiple-pulse，MP-PWM）和单脉冲PWM（Single-pulse，SP-PWM）。MP-PWM 的典型代表是二进制编码的PWM（Binary-Coded，B-PWM），SP-PWM的典型代表是温度编码的 PWM（Thermometer-Coded，TH-PWM）。与 B-PWM 相比，TH-PWM的输入、输出灰度特性十分稳定，显示效果较好8。但是由于 TH-PWM 在实际显示驱动电路中，会造成行-行扫描和列-行信号过渡次数的增加，一帧1373第 38 卷液晶与显示时间内增加的子帧数使得功耗大幅增加，并且随着像素驱动电压的增高，这种情况会变得更加严重。传统的数字像素阵列如图 1所示。由于连接到像素阵列的行线和列线所需的电压高于产生这些信号的时序电路的电压，因此行线和列线需要使用电平移频器。每个像素存储器由一对背对背的数据存储逆变器和两个数据写入开关组成，如图 1 虚线框所示。随着行-行扫描的进行，列-行信号也随之改变以更新像素存储器中的值。每当像素的行信号为高时，列行驱动就向像素内存写入 0或 1。由于传统的平行列线相互独立运行，列行信号转换的数量与像素数据变化的图 1传统数字像素阵列电路效果图9Fig.1Traditional digital pixel array circuit renderings9图 2数字像素阵列电路效果图9Fig.2Digital pixel array circuit rendering91374第 10 期苗宗成，等：TFT基板低功耗显示驱动方法研究幅度成正比，这意味着能耗的增加。为在保持图像质量的同时解决高能耗问题，Je-Kwang Cho提出了一种数字像素驱动方法。驱动方案的像素阵列和电路如图 2 所示，与图 1 的主要不同之处是在电路阵列中嵌入了与门逻辑电路，以及添加了一个电平移位器，减少了列线信号过渡（Number of column-line signal transitions，NoCTR）的数量，进而减少了列线驱动器的功耗。在提出的新型驱动电路中使用 TH-PWM时，像素存贮值不需要每次行-行访问都更新。这是因为生成 TH-PWM 波形所需的所有信息只是波形下降边缘的瞬间，每当输入值不为 0时，它就会在帧时间开始时上升。例如，当 3 位输入值为 4 时，上升沿只需要在时间为 0 时更新像素内存，下降沿只需要在时间为 4 时更新像素内存。列线驱动器不需要重写 SRAM 像素存储器9。从而可以推导出，列线信号仅在时间为 0 才需要变高，并且在所有其他定时瞬间保持低电平，只需要有一个使能信号，决定何时以及是否需要将像素存储器值更新为列线值。图 3给出了使用所提出的驱动方法针对不同输入值产生 3位 TH-PWM 波形的 COL和使能信号波形效果。COL 在整个帧时间内仅改变 2次，大幅减少了列行信号转换的数量，并且使能信号只有在适当的定时瞬间才会变高。因为列行信号依赖于计时瞬间，其为每一列行分配一个使能信号，可以控制嵌入在每个像素中的 AND 逻辑。因此，列行信号转换的数量的变化不依赖于像素值的变化，极大弥补了 TH-PWM 的缺点，使其在数字驱动电路中达到了低功耗的目的9。2.2优化 DRD模式的低功耗设计当驱动器驱动 TFT 负载时，TFT 负载的像素电容充放电所需的能量是耗费在 TFT 基板上的主要功耗之一。在 TFT 基板的设计中，合理地管理 TFT 负载的像素电容的充放电过程可以实现功耗最小化。双速率驱动（Dual-rate driving，DRD）模式是为了在保持高分辨率的同时减少数据驱动器IC的数量而开发的一种驱动模式，其原理是使原本一条驱动线对应一个子像素变为一条驱动线图 3数字像素驱动中产生的 3位 TH-PWM 的列线信号（COL）和使能信号波形9Fig.3Waveforms of column-line signal（COL）and enable signal for generating 3-bit TH-PWM in the proposed digital pixel driving91375第 38 卷液晶与显示对应多个子像素，这样可以减少电视面板的显示驱动芯片数量，一颗源驱动 IC 可以代替两颗源驱动 IC 进行工作，将驱动速度提升了一倍10。此方法又被称为双速率驱动。但此方法会将数据驱动器 IC 的输出电流增加，如果要保持图像的质量，将会导致功率消耗增加11，不符合低功耗驱动要求。为了克服这个问题，Do-Sung Kim将 DRD 与低功耗数据寻址技术相结合，达到低成本、低功耗的目的。在大多数TFT-LCD上，面板的亮度主要受绿色子像素的影响12。因此，在给定的像素电压变化下，绿色子像素比其他两个彩色子像素更严重地影响亮度均匀性。Do-Sung Kim所提出的寻址技术与传统的数据寻址技术不同，该技术在对相邻子像素充电之后，再对所有绿色子像素进行充电，同时减小了相邻像素之间的寄生电容引起的像素电压变化，如图 4所示。因此，绿色子像素电压的变化被最小化，并且由此显著地改善了亮度均匀性。Do-Sung Kim通过使用数据寻址技术优化了子像素的充电序列，减少了由寄生电容引起的像素电压变化13。图 5展示了所提出技术的像素阵列原理图以及在测试时的数据和扫描信号的时序图。测试信号采用每隔 4 行/行时重复数据信号一次，然后生成测试图，将数据电压设置为 0灰、127灰、255灰 3个级别。正、负数据电压分别为灰色级 0 的 6.680 V 和 5.780 V，灰色级 127 的8.630 V 和 3.410 V，灰色级 255 的 11.270 V 和0.560 V。根据回推电压确定了 5.650 V 的通用电压（VCOM）。效果如图 5 所示，数据信号的极性在一帧时间内没有改变，即 CDP的干扰没有得到补偿从而减小相同子颜色像素之间的亮度差异，提高图像质量，达到低功耗12。图 6给出了用于验证所提出的数据寻址技术的测试板的框图。该测试板由控制板、数据板、4个图 4简化的像素阵列原理图和用 DRD方法提出的数据寻址技术的时序图12Fig.4Simplified pixel array schematic and timing diagram of the proposed data addressing technique with DRD method12图 5显示测试图形的数据和扫描信号的像素阵列示意图和时序图12Fig.5Pixel array schematics and timing diagrams of data and scan signals for displaying test pattern using proposed technique121376第 10 期苗宗成，等：TFT基板低功耗显示驱动方法研究源极驱动器 IC和一个 17 in（1 in=2.54 cm）8位全高清边缘场开关模式 TFT-LCD面板组成。控制板包含定时控制器IC、电源管理IC和伽马IC。定时控制器 IC 由低压差分信号（LVDS）接收机模块、定时控制模块和数据控制模块组成。LVDS接收块从外部驱动系统接收外部视频数据（DATAEXT）和外部数据使能信号（DEEXT），并将内部视频数据（DATAIN）和内部数据使能信号（DEIN）发送到数据控制块和定时控制块。与传统的 FHD 面板相比，DRD 将 TFT-LCD 面板的数据线数减少 1/2至 2 880条，扫描线数增加一倍至 2 160条。在控制板中，两行/行时的数据经 DEIN 存储在行存储器 1（LM1）和行存储器 2（LM2）中。数据对准单元交替地读取存储在 LM1和 LM2中的数据，并通过数据使能信号（DEO）产生用于 4行线的重排视频数据（DATAR），该信号的频率比DEIN增加了一倍。DEO由 CLK和 DE输出单元中的寄存器产生，DATAR 被传送到数据传输单元，数据传输单元将 DATAR 转换成 RGB 数据包，并将 RGB 数据包传送到数据驱动 IC。利用DEO，定时中的控制信号单元控制块分别为数据驱动器 IC 和扫描驱动器 IC 生成数据控制信号（DCSs）和扫描控制信号（SCSs）。DCSs 包括数据开始信号、数据移位时钟和数据使能信号，而SCSs包括扫描开始信号和扫描复位信号。数据驱动器 IC（VDD）的 13 V电源电压和参考伽马电压（VGAMMA）分别使用 PMIC和伽马 IC产生。控制板的输出信号通过柔性扁平电缆（FFC）和数据板传输到源驱动 IC和扫描驱动 IC。实验结果表明，基于 DRD 用于高图像质量和低功耗的点反转数据寻址技术，成功地在保持高质量图像的同时，达到了低功耗的目的，适用于有高图像质量和低功耗目的的 TFT-LCD。2.3优化 a-IGZO TFT基板的低功耗设计对于 LCD显示技术，不同类别的晶体管所产生的功耗也不同。随着从非晶硅（a-Si）到低温多晶硅（LTPS）再到 IGZO（铟镓锌氧化物）的转变，晶体管的电子迁移率和电子缺陷密度不断提高，从而降低了液晶显示的功耗。因此，采用新型半导体技术的 LCD 显示器通常会比使用非晶硅TFT的LCD显示器具有更低的功耗，但是新型半导体技术的功耗仍然具有提升的空间，这给 TFT的低功耗研究带来了新的思路。半导体本身的特性对 TFT 基板的功耗有着重要影响，通过优化半导体性能，可以使 TFT 的功耗得到降低。近年来，非晶铟-镓-锌氧化物（a-IGZO）薄膜晶体管因其较高的迁移率、良好均匀性和低生产成本而被广泛用于高分辨率显示驱动面板和具有窄边框的小尺寸集成扫描驱动器14，但其低功耗水平还有一定的提升空间。常用的扫描驱动器由控制 TFT、上拉和下拉TFT、用于自举上拉 TFT 的栅极电压的电容器（Cboot）以及时钟信号（CLK）总线线路组成15-16。上拉 TFT 的尺寸被设计成足以驱动面板的大扫描线负载。由于 CLK 总线线路连接于大型上拉TFT 的漏极，因此 CLK 之间的寄生电容上拉TFT 的总线和栅电极增加，将会导致 CLK 的电阻和电容（RC）延迟也增加14。为了补偿 CLK 增加的 RC 延迟，应该通过增加 CLK 总线的宽度来减小 CLK 总线的电阻，但是这会增加扫描驱动器的面积，同时 CLK 总线的大电容、大尺寸的上拉 TFT也会导致扫描驱动器的功耗增加17。图 6测试板框图11Fig.6Block diagram of test board111377第 38 卷液晶与显示为解决此问题，Do-Sung Kim 提出了一种小面积和低功耗扫描驱动器。该驱动器使用具有双栅极的共面 a-IGZO TFT，用于大尺寸和高分辨率显示器，同时保持自举电容器的额外面积。该方案中 TFT 像素块电路的底部栅极保护沟道区域不受背光入射光的影响。图 7（a）和（b）分别显示了具有单栅极（传统 TFT）和双栅极（所提出的 TFT）的共面 a-IGZO TFT 的截面图。所提出的 TFT 通过增加双栅极 TFT 的导通电流来减小扫描驱动器的上拉 TFT 的尺寸，进而减小了CLK 总线的电容。CLK 总线的电容减小可以在保持 CLK 的 RC 延迟的同时增加 CLK 总线的电阻，从而可以减小 CLK总线的宽度。提出的 TFT 底栅保护沟道区域免受背光入射光的影响，通过增加双栅极 TFT 的导通电流可以减小扫描驱动器的上拉 TFT 的尺寸。传统的 TFT 没有 CBOOT。CLK 总线的电容减小可以在保持 CLK 的 RC 延迟的同时增加 CLK 总线的电阻，从而可以减小 CLK 总线的宽度18。此外，Cboot选择性地形成在底栅电极和源电极之间，如图 7（b）所示。因此，在所建议的 TFT 结构中不需要用于 Cboot的区域。缓冲层和栅极绝缘体层由二氧化硅制成。钝化层、a-IGZO 层、栅绝缘层和缓冲层的厚度分别为 400，40，300，500 nm。为了验证所提出的 TFT和传统 TFT的电学性能，制作了沟道宽度（W）为7.0 m，沟道长度（L）为 4.5 m 的 TFT，如图 8（a）所示。图 8（b）给出了所提出的TFTs和常规TFTs的测量传递曲线。所提出的 TFT的底部和顶部栅极连接在一起，它们具有相同的栅源电压。在 VGS=10 V 和 VDS=10 V 时，所测得的电流、场效应迁移率、亚阈值斜率（SS）和阈值电压分别为 28.5 A 和 17.3 A、11.0 cm2/（V s）和 7.2 cm2/（V s）、130 mV/dec和 130 mV/dec、0.24 V和 0.10 V15。所提出的 TFT 扫描驱动器由 12 个阶段组成。图 9为一级扫描驱动器的电路原理图和时序图。所提出的 TFT 应用于占据扫描驱动器大面积的上拉 TFT（T5）和下拉 TFT（T7）。扫描驱动器使用 6 个 CLK 和一个启动信号（VST）运行。在扫描驱动程序启动时，VST的电平变为高电平。然后，上拉 TFT（T5）的栅极节点（Q）第一级变成VDD，而下拉 TFT（T7）的栅极节点（Qb）同时通过T8 和 T9 放电到 VSS。当 CLK 变为高电平时，Q处的电压由 Cboot自举，输出通过 T5 变为高电平。3 次水平后，扫描驱动器第四级的输出通过 T5R将 Q 处电压到 VSS处的电压放电，并通过 T4 将图 7共面 a-IGZO 的（a）传统 TFT 和（b）所提出的 TFT横截面图15Fig.7Cross-sectional views of coplanar a-IGZO with（a）conventional TFT and（b）the proposed TFT15图 8（a）所提出的 TFTs和传统的 TFTs的照片；（b）测量的转移曲线15。Fig.8（a）Photographs and（b）measured transfer curves of the proposed TFTs and conventional TFTs151378第 10 期苗宗成，等：TFT基板低功耗显示驱动方法研究Qb处的电压改变为 VDD。为了比较驱动器的功耗性能，对所提出的驱动器与传统驱动器电压进行了测量，结果如图 10所示。传统和所提出的 TFT 的 Tf被测量为1.60 s。功耗是通过测量 CLK 总线、VDD和 VSS线的电流计算的。传统和所提出的 TFT 的扫描驱动器的 CLK 总线线路、VDD和 VSS线路的测量电流分别为 91.9 mA、69.6 mA、12.1 mA 和11.9 mA、38.4 mA、35.6 mA。使用传统和所提出的 TFT的扫描驱动器的计算功耗分别为 3.04 W和 2.41 W15。经过验证，所提出的扫描驱动器具有比常规扫描驱动器小 20%的面积，测量的两个扫描驱动器的下降时间同样是 1.60 s。利用所提出的TFT 测量的扫描驱动器功耗为 2.41 W，相对于传统 TFT降低了 20%，达到了降低功耗的目的。本小节讨论到了新型半导体的优化技术。目前国内新型半导体的研究重点主要集中在氧化物半导体薄膜晶体管基板材料的设计与优化。国内研究者致力于开发具有低功耗特性的氧化物半导体材料。常见的材料包括氧化铟锡（ITO）、氧化锌（ZnO）、氧化铟镓锌（IGZO）等。通过调节材料的成分、掺杂以及晶体结构等方法，优化材料的导电性能和载流子迁移率，以降低材料本身的功耗。国内氧化物半导体 TFT 基板的低功耗研究已经取得了一定进展，但仍面临一些挑战，如提高材料的导电性能和迁移率17、优化器件结构以及可实现的降低功耗技术应用18等。未来的研究可以继续深入探索这些方向以满足低功耗需求，并推动氧化物半导体 TFT 基板低功耗技术的发展。3 TFT基板的外设驱动优化方法TFT 基板外设也是影响其功耗的重要因素。外设驱动功耗高会增加整个系统的功耗，降低设备的电池寿命。合适的外设驱动可以确保系统实现低功耗的操作，因此对外设驱动进行优化也是实现低功耗重要手段19。影响外设驱动的主要因素集中在从下 3 点：外设驱动工作时间、外设驱动工作效率和外设驱动电学性能。针对上述 3 个方面的影响因素，具有代表性的方法有：采用选择性扫描驱动器、采用伪多端口SRAM、采用斜停概念的 TFT 数字驱动电路、选择低功耗驱动 IC等。3.1采用选择性扫描驱动器的低功耗设计在 TFT 外设驱动的工作过程中，持续工作的时间越长，对 TFT 基板所需的能量就越多。因此在实际应用中如果能在保持显示效果的同图 10（a）传统 TFTs 和（b）低功耗扫描驱动器的输出电压15Fig.10Output voltage of scan driver with（a）conventional and（b）low power scanning driver15图 9（a）一级扫描驱动器的电路原理图和（b）时序图15Fig.9（a）Circuit schematic and（b）timing diagram of one stage of the scan driver151379第 38 卷液晶与显示时，减少 TFT 外设驱动工作的时间，将会使 TFT基板的功耗大幅减少。在多数 TFT-LCD 中，刷新所需电压在总功率中占到一定比例，尤其是高刷屏幕19。为节省功耗支出，Jae-Hee Jo 等学者研究出一种新型选择性扫描驱动电路，该电路只能在选定区域中产生扫描信号，只刷新需要更新的区域而不刷新整个显示20-21。用于选择性驱动的附加区域仅占据单元阶段区域的 14.5%。图 11 展示了所提出的选择性扫描驱动的概念。扫描信号仅在所选区域中产生。在不产生扫描信号的区域中，像素保存先前的帧数据。因为它们不需要通过在未选择区域的定时保持数据电压来对数据线和像素充电或放电22，所以可以节省数据驱动器的功耗。图 12为所提出的新型驱动电路与时序图，其工作原理为：在产生开始脉冲（STP）之后，从第一级到最后一级依次产生扫描信号。OE 在此期间保持为高（VGH），以便先前的输出信号可以通过 MM3作为扫描驱动器单元的输入。前一输出信号导通当前级的晶体管MM1。在图 12（b）中当sl n-1 和 sl n+2 为高时，VDATE变为高电平。因此，高压（VGH）存储在 ME n 和 ME n+3 中。前者用于选择性扫描的开始，后者用于选择性扫描的结束。图 13 示出了所提出的扫描驱动电路的操作流程图，在ME节点中存储VGH电压的两级的详细操作。与编程期间不同，在选择驱动期间没有STP。取而代之的是，在周期 T1 期间，在 n 和n+3 这两个阶段中，通过 MM2将 VDATE作为新的开始施加脉冲。然而，VDATE的高电压不转移图 11传统驱动和选择性扫描驱动的比较示意图22Fig.11Schematic diagram of conventional driving and proposed selective scan driving22图12所提出的新型驱动电路的（a）电路图和（b）时序图22 Fig.12（a）Circuit diagram and（b）timing diagram proposed in Ref.22图 13扫描驱动电路的操作详细说明22Fig.13Detailed operation of proposed scan driver circuit221380第 10 期苗宗成，等：TFT基板低功耗显示驱动方法研究到 Q n+3，而是转移到 Q n，因为在周期 T1期间只有 CLK1 为高。为此，高电压必须存储在时钟连接不同的两级的两个 ME 节点中。因此，所 选 扫 描 线 的 总 数 变 为 奇 数。注 意 OE 关 闭MM3以防止输入节点被前一扫描线放电。在周期 T6中，OE 关断 MM3，以防止最后的扫描信号（SL n+4）在图 12（b）中传播到下一级 SL n+5，也防止 Q n+3 节点通过 MM3 被放电。相反，Q n+3 由 VDATA通过 MM2 放电，如图 12（a）所示。为此，VGH电压必须在编程期间存储在存储器节点 me n+3 中。如图 12（b）所示。最后一条扫描线是 SL n+4，但高电压存储在 MEn+3 中以指定结束位置。所提出的电路只能在选定区域中产生扫描信号。通过减少不必要的刷新，可以节省浪费的功率。并且在扫描驱动器电路中添加了一个额外的存储单元以及 3 个晶体管和一个电容器（3T1C）用于选择性驱动。OE 确定扫描驱动器单元的输入端是否连接到前一级。VDATE既用于编程，也用于任意选择的区域。存储单元的输出连接到扫描驱动器单元的输入节点。附加区域仅占单元级区域的 14.5%21，并且还与其他类型的扫描驱动器兼容。此类型的驱动方式可以相对减少能耗支出，在需要进行刷新的区域才需要功耗，而不刷新的区域保持原来的功耗即可。只有当施加扫描脉冲时才更新数据电压，并且在周期的其余时间内保持恒定，这样随着所选线的数量减少可以显著降低动态功率。结果表明，当选择 50%和 25%的扫描线时，数据刷新的动态功耗分别降低了 25%和 37.5%22。因此，所提出的电路主要降低了不必要的数据刷新所需的动态功率。3.2采用伪多端口SRAM电路驱动的低功耗设计外设驱动工作效率也是影响 TFT 功耗的重要因素之一。如果外设驱动器工作效率较低，会导致信号传递不稳定，不仅会影响显示效果，还会增加电路延迟和数据传输时间，增加功耗。因此，要想达到低功耗的需求，提高外设驱动的工作效率也是一种很好的解决方案。在液晶显示器和有机发光二极管（OLED）显示器的驱动电路中，引入各种数字信号处理（DSP）算法，如色彩增强23-25、阳光可读性26、动态背光控制27和显示数据压缩28，可以很好地增强显示质量和降低功耗。其中许多算法需要一个 nn 滤波器。滤波器的实现需要一个存储元件来临时保留 n 行或 n-1 行的显示数据。要存储的显示数据的实际行数取决于存储元件的设计方法，但是随着技术的不断进步，静态随机存储器 SRAM 的单元数量不能够得到满足，常常需要定制。Hing-Mo Lam 等学者提出了用于显示驱动 IC 中图像处理的 NN 滤波器，采用预读机制、字线和列选择信号转发等技术，利用单端口6T SRAM 电路构造伪多端口存储阵列，以一个基于 33 滤波器的应用为例进行了研究。对于其他尺寸的滤波器，如 55或 77，操作相同，唯一的区别是内存数组的大小。与传统的数据存储实现方式相比，所提出的线路缓冲器的布局面积和有功功耗分别减少了 50.3%和 47%，但访问速度略有下降29。在 此 基 础 上 所 提 出 的 电 路 综 合 了 单 端 口SRAM 和双端口 SRAM 两种方法的优点，用于滤波器数据的暂存。该方案采用单口 6T SRAM电路，只存储两行显示数据。伪多端口存储器设计利用了滤波器预定顺序操作的特性。预读机制（或读/写位置对齐）、字线和列选择信号转发是实现该设计的关键技术，并且只需要一个存储块来存储这两行显示数据。图 14 显示了所提出的伪多端口存储器设计的输入/输出接口。存储器电路实际上是一个4 端口存储器阵列，能够在 4 个不同的物理位置进行 4 次读/写操作。33 过滤器应用程序只允许 3个端口写一个数据和读两个数据。CLK、CEN、WEN0 和 WEN1 分别是时钟输图 14伪多端口存储电路的 I/O 接口和符号，用于 33滤波器的应用29。Fig.14I/O interface and the symbol of the proposed pseudo multi-port memory circuit for the 33 filter application291381第 38 卷液晶与显示入、芯片使能、行缓冲器 1的写使能和行缓冲器 2的写使能，A 10 0 为 11位输入地址，D0 7 0 和D1 7 0 分别是行缓冲器 1和行缓冲器 2的 8位输入数据，Q0 7 0 和 Q1 7 0 分别是行缓冲器 1和行缓冲器 2 的输出数据。所有输入信号都在CLK信号的上升沿捕获，CEN为 0。图 15 给出了所提出的伪多端口存储器设计的框图。存储器电路由 4 组存储器阵列组成，从Bank0到 Bank3。控制器和行解码器位于存储器阵列的中间。每个存储体具有写使能 WEx、列选择 XY_L 7 0 或 XY_R 7 0、字线 WLR 119 0 或 WLL 119 0、数据输入 DINx 7 0 和数据输出 Qx 7 0 的输入/输出信号，其中的小写字母“x”代表 BANK号码。为 了 支 持 33 过 滤 器 的 应 用，BANK0 和BANK2 被配置为分别存储 LineBuffer1 的奇偶数据，BANK1 和 BANK3 被配置为存储行缓冲器 2 的偶数和奇数数据。因此，行缓冲器 1 的输入数据 D0 7 0连接到 BANK0 和 BANK2，行缓冲器 2 的输入数据 D1 7 0 连接到 BANK1 和BNAK3。当写地址到达行的最后位置时，例如ADDR 3 0=15，信号 WLL_ADV_EN 接通，将存储器电路右半部分的解码字线转发到存储器电路左半部分的下一行的字线28。即当 WLL_ADV_EN 为高时，WLR 0 被转发到 WLL 1，WLR 1 被转发到 WLL 2，WLR 119 被转发到 WLL 0。图 16 展示了所提出的伪多端口存储器电路的地址译码电路，包括预解码器、行解码器、列解码器和列选择信号转发电路。与传统的 SRAM电路设计相比，列选择信号转发电路由 8 个 2 1 MUXs组成，这是支持所提出的伪多端口存储器设计所需的额外电路。当 ADDR 0 为“1”且写位置位于 BANK2 或 BANK3 时，存储器电路右半部分的列选择信号 XY_R X 将被转发到存储器电路左半部分的下一列 XY_L X+1。经 验 证，该 方 法 的 版 图 面 积 分 别 减 少 了50.3%和 30.2%29。与传统的双端口 8T和信号端口 6T 存储电路相比，33 滤波运算的有源功耗分别降低了 47%和 30.8%，但访问速度略有下降（7.5%和 7%）29。当性能不是最关键的问题时，所提出的伪多端口 SRAM 电路是 nn 滤图 15伪多端口存储电路的完整框图28Fig.15Complete block diagram of the proposed pseudo multi-port memory circuit281382第 10 期苗宗成，等：TFT基板低功耗显示驱动方法研究波应用中临时存储的理想选择。3.3采用斜停概念的 TFT数字驱动电路的低功耗设计TFT 的功耗与驱动电路电学性能有着密切关系，电学性能的好坏会直接影响 TFT 的功耗。因此，需要在这些因素之间取得平衡来实现低功耗的设计。传统优化源驱动器的常用方法为提高源驱动器的效率、减小的模区面积和