微机原理与接口技术教案ppt课件市公开课一等奖百校联赛特等奖课件.pptx

微机原理与接口技术微机原理与接口技术教案第第 2 章章 80 x86微处理器微处理器 及其系统结构及其系统结构第1页第第 2 章章 80 x86微处理器微处理器 及其系统结构及其系统结构2.1 8086/8088微处理器微处理器2.2 8086/8088系统组成系统组成2.3 当代微处理器系统当代微处理器系统习题例习题例第2页8086/8088微处理器微处理器Intel企企业业相相继继推推出出8086/8088，80286，32位位80386，80486，一一直直到到全全新新Pentium（80586）这这一一微微处处理理器器系系列列被被称称作作Intel 80 x86系列，是当今微机主流机型。系列，是当今微机主流机型。16位位微微处处理理器器8086集集成成了了2.9万万只只晶晶体体管管，+5V电电源源，主主频频5MHz/10MHz，内内/外外部部数数据据总总线线16位位，地地址址总总线线20位位，可可寻址空间达寻址空间达1MB（内存寻址（内存寻址1MB，I/O端口寻址端口寻址64KB）。）。准准16位位微微处处理理器器8088是是PC/XT个个人人计计算算机机微微处处理理器器。8088和和8086内部结构基本相同，软件也完全兼容。内部结构基本相同，软件也完全兼容。它它们们主主要要区区分分：8086外外部部数数据据总总线线是是16位位，8088外外部部数数据据总线总线是是8位位。第3页8086/8088微处理器结构微处理器结构 8086/8088 两个独立工作部件：两个独立工作部件：执行部件执行部件EU（Execution Unit）总线接口部件总线接口部件BIU（Bus Interface Unit）EU=ALU+执行执行CU+R 阵列阵列 负责指令译码和执行负责指令译码和执行 BIU=指令队列指令队列+地址地址+R 阵列阵列+总线总线 CU 负责与存放器或者负责与存放器或者I/O接口传送信息接口传送信息 BIU 和和 EU 采采取取“流流水水线线式式”非非同同时时工工作作模模式式，使使得得总总线线控制逻辑和指令执行逻辑之间既相互独立又相互配合。控制逻辑和指令执行逻辑之间既相互独立又相互配合。第4页8086/8088结构示意图结构示意图 状态标志存放器状态标志存放器ALU暂存存放器暂存存放器16执行部件（执行部件（EU）EU控制器控制器ALU数据总线数据总线8AH ALBH BLCH CLDH DLSPBPDISIAXBXCXDX外部总线外部总线总线接口部件（总线接口部件（BIU）16总线控制总线控制逻辑逻辑指令队列指令队列地址加法器地址加法器20CSDSESSSIP内部通信存放器内部通信存放器第5页8086/8088存放器存放器 15 8 7 0 AX AH AL累加器 BX BH BL基址寄存器数据寄存器 CX CH CL计数寄存器（8/16位）DX DH DL 数据寄存器 通用寄存器 SP堆栈指针 BP栈基址指针指针/变址寄存器 SI源变址寄存器 （16位）DI目变址寄存器 CS 代码段寄存器 SS 堆栈段寄存器段基址寄存器 DS 数据段寄存器 （16位）ES 附加段寄存器 IP指令指针控制寄存器 FLAG 标志寄存器 （16位）第6页状态标志状态标志:ZF零标志零标志1=结果为结果为0，0=结果不为结果不为0SF 符号标志符号标志1=结果符号位为负，结果符号位为负，0=结果符号位为正结果符号位为正OF 溢出标志溢出标志1=表示有符号数运算超出（补码）范围表示有符号数运算超出（补码）范围CF 进位标志进位标志1=结果有进位，结果有进位，0=结果无进位结果无进位AF 辅助进位标志辅助进位标志（用于十进制数调整指令）（用于十进制数调整指令）PF 奇偶标志奇偶标志1=结果偶数个结果偶数个1，0=结果奇数个结果奇数个1控制标志控制标志：DF 方向标志方向标志（为串操作指令指明偏移址改变方向）（为串操作指令指明偏移址改变方向）IF 中止标志中止标志1=允许外部中止允许外部中止TF 陷井标志陷井标志1=处理机进入单步执行方式处理机进入单步执行方式标志状态存放器标志状态存放器 15 11 10 9 8 7 6 4 2 0OFDFIFTFSFZFAFPFCF第7页8086/8088存放器组织存放器组织 8086/8088存存放放器器以以字字节节为为单单位位。字字节节单单元元地地址址码码20位位，存存放放器器容容量量为为1M字节（字节（1MB），即存放器地址为），即存放器地址为 00000H0FFFFFH。存放器组织是一个存放器组织是一个分段结构分段结构。每段最大可为。每段最大可为64KB。存放器存放器20位位地址码为地址码为物理地址物理地址，直接使用是，直接使用是逻辑地址逻辑地址。逻辑地址逻辑地址：段基址段基址（16位位2#）:偏移址偏移址（16位位2#）物理地址物理地址=24+15 0 16 位位 段段 基基 址址 0 0 0 0 15 0 +）16 位位 偏偏 移址移址 20 位位 物物 理理 地地 址址比如：比如：逻辑地址逻辑地址 1100H：02A0H 物理地址物理地址 1100H 24 02A0H =11000H02A0H=112A0H（DS）=H,（BX）=HDS:BX表示表示物理地址物理地址是是2H第8页8086/8088总线周期总线周期8086/8088经经过过BIU完完成成一一次次总总线线操操作作，称称作作一一个个总总线线周周期期。一个总线周期由若干个一个总线周期由若干个时钟周期（时钟周期（T）组成。组成。8086/8088基基本本总总线线周周期期，由由T1，T2，T3，T4表表示示4个个时时钟钟周期组成。周期组成。总线总线读读/写操作基本总线周期写操作基本总线周期时序：时序：在在T1状态，输出读状态，输出读/写对象写对象地址地址；在在T2T3状态，数据总线传送状态，数据总线传送数据数据；在在T4状态，表示读状态，表示读/写写结束结束。第9页TW时钟和时钟和TI时钟时钟TW时钟状态时钟状态用用基基本本总总线线周周期期读读/写写操操作作时时，系系统统“Ready”电电路路会会产产生生READY信信号号。当当检检测测到到READY无无效效信信号号，表表示示数数据据传传送送未未完完成成，在在T3之之后后插插入入1n个个等候周期等候周期TW。读。读/写总线周期实际是写总线周期实际是（4+n）T。在在基基本本总总线线周周期期中中插插入入TW状状态态，是是快快速速CPU对对慢慢速速存存放放器器或或I/O设设备备一个等候一个等候。TI时钟状态时钟状态当当不不需需要要执执行行总总线线操操作作时时，插插入入1n个个空空闲闲周周期期TI，进进入入总总线线空空闲闲状状态（空操作）。态（空操作）。TI只是指总线操作空闲，只是指总线操作空闲，CPU内部仍可进行操作。内部仍可进行操作。在在两两个个总总线线周周期期之之间间插插入入TI状状态态，是是总总线线接接口口部部件件BIU对对执执行行部部件件EU一个等候一个等候。第10页8086/8088引脚特征引脚特征8086/8088微微处处理理器器能能够够有有两两种种工工作作组组态态（模模式式），即即最最小小模式模式（单处理器）和（单处理器）和最大模式最大模式（多处理器）（多处理器）。MN/MX（33引脚）：最小引脚）：最小/最大模式选择信号。最大模式选择信号。MN/MX=1（Vcc），设置为最小模式；），设置为最小模式；MN/MX=0（GND），设置为最大模式。），设置为最大模式。8086/8088为为40引引脚脚双双列列直直插插式式组组件件封封装装。其其中中，地地址址和和数数据据引引脚脚，功功效效复复用用；2431引引脚脚，取取决决于于最最小小/最最大大模模式式不不一样，功效复用。一样，功效复用。8086/8088最最小小模模式式全全部部含含有有三三态态引引脚脚，在在处处理理器器让让出出总总线线控制权时展现控制权时展现高阻态高阻态（浮空态）。（浮空态）。第11页8086/8088引脚图引脚图GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21VccA15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD（RQ/GT0）HLDA（RQ/GT1）WR（LOCK）IO/M（S2）DT/R（S1）DEN（S0）ALE（QS1）INTA（QS0）TESTREADYRESETGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21VccAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD（RQ/GT0）HLDA（RQ/GT1）WR（LOCK）M/IO（S2）DT/R（S1）DEN（S0）ALE（QS1）INTA（QS0）TESTREADYRESET8088引脚引脚 8086引脚引脚第12页8088最小模式引脚最小模式引脚CLK：系统时钟（：系统时钟（T）信号，输入。）信号，输入。RESET：系统复位信号，输入。：系统复位信号，输入。AD7AD0：地址：地址/数据复用线，双向，三态。（数据复用线，双向，三态。（8086是是AD15AD0）A19A8：地址线，输出，三态。：地址线，输出，三态。（8086是是A19A16）ALE：地址锁存信号，输出，高电平有效。：地址锁存信号，输出，高电平有效。（T1有效）有效）RD、WR：读、写选通信号，输出，低电平有效。（互斥）：读、写选通信号，输出，低电平有效。（互斥）IO/M：存放器或：存放器或I/O选通信号，输出。选通信号，输出。（8086是是M/IO）DEN、DT/R：数据允许、数据收：数据允许、数据收/发信号，输出。发信号，输出。（T2 T4有效）有效）READY，TEST：系统控制信号，输入。：系统控制信号，输入。NMI，INTR，INTA：中止请求和中止响应信号，输入：中止请求和中止响应信号，输入/出。出。HOLD，HLDA：总线请求、总线允许信号，输入：总线请求、总线允许信号，输入/出。出。（DMA方式方式）第13页8086/8088读读/写操作例写操作例 MOV AL，H ；从存放器读一个字节数；从存放器读一个字节数EU译码，通知译码，通知BIU 执行一个执行一个“存放器读存放器读”总线周期；总线周期；BIU地地址址加加法法器器得得到到20位位内内存存地地址址码码，在在T1时时刻刻输输出出到到地地址址锁锁存存器器，进进而而在在AB总总线线上上保保持持A19A0地地址址信信号号；同同时时BIU产产生生相相关关控控制制有有效效信信号号：M/IO=1，RD=0，WR=1，从从存存放放器器取取得得字字节节数数，经经DB总总线线D7D0读读入入BIU，再传送给，再传送给AL。OUT 80H，AL ；往接口写（输出）一个字节数；往接口写（输出）一个字节数EU译码，通知译码，通知BIU 执行一个执行一个“I/O写写”总线周期；总线周期；BIU把把16位位I/O地地址址码码在在T1时时刻刻输输出出到到地地址址锁锁存存器器，进进而而在在AB总总线线上上保保持持A15A0地地址址信信号号；同同时时BIU产产生生相相关关控控制制有有效效信信号号：M/IO=0，RD=1，WR=0，AL数据，经数据，经DB总线总线D7D0写到对应写到对应I/O地址接口。地址接口。第14页8086/8088系统结构系统结构8086/8088微微机机系系统统组组成成由由最最小小模模式式、最最大大模模式式不不一一样样，而而有有所所差差异异。最小最小/最大模式含有共性特点最大模式含有共性特点：MN/MX端接端接Vcc或或GND，决定是，决定是最小模式或最大模式最小模式或最大模式。8284A时时钟钟发发生生器器，外外接接15MHz振振荡荡源源，经经8284A三三分分频频后后，得得到到5MHz主频送系统时钟端主频送系统时钟端CLK。地地址址锁锁存存器器8282（3片片），在在T1时时锁锁存存地地址址/数数据据复复用用线线上上A19A0地地址址信号。信号。数数据据驱驱动动/收收发发器器8286（1/2片片），当当系系统统所所连连存存放放器器和和外外设设较较多多，需需要要增加数据总线驱动能力时可选取。增加数据总线驱动能力时可选取。系系统统组组成成还还必必须须有有半半导导体体存存放放器器RAM和和ROM，外外部部设设备备I/O接接口口，中中止止控制管理部件控制管理部件等组件。等组件。第15页最小模式最小模式系统系统组成组成示意图示意图VCCCLK ALEREADY RESET A19A8AD7AD08088MN/MX DT/R DEN其它控制总线其它控制总线 D7D08286收发器收发器TOESTB8282锁存器锁存器OEA19A08284A等候等候状态状态发生发生VCC第16页最最大大模模式式系系统统（多多处处理理器器系系统统）有有两两个个或或两两个个以以上上能能进进行行译译码码和和执执行行指令处理器组成。指令处理器组成。系系统统处处理理器器能能够够是是通通用用处处理理器器，也也能能够够是是专专用用处处理理器器协协处处理理器器。最最惯惯用用协协处处理理器器是是数数值值数数据据处处理理器器（如如，8087 NDP）和和输输入入/输输出出处处理器（如，理器（如，8089 IOP）。）。最最大大模模式式系系统统有有各各种种组组成成结结构构，其其共共同同特特征征是是：全全部部处处理理器器共共享享系系统统总总线线，共共享享系系统统存存放放器器和和I/O设设备备。所所以以，增增加加了了总总线线控控制制器器8288 和和总总线线裁裁决决器器8289，以以处处理理处处理理器器之之间间协协调调、通通信信，多多个个部部件件对对总总线线共共享，以及对总线请求部件进行判优裁决等问题。享，以及对总线请求部件进行判优裁决等问题。8086/8088最最大大模模式式系系统统许许多多控控制制信信号号不不再再由由8086/8088直直接接发发出出，而而是是由由总总线线控控制制器器8288对对控控制制信信号号进进行行变变换换和和组组合合，得得到到系系统统各各种种总总线线控制信号。控制信号。8086/8088最大模式组成最大模式组成第17页最大模式系统组成示意图最大模式系统组成示意图CLK S2S0READYRESET8086BHEA19A16AD15AD0MN/MX其它控制总线其它控制总线D15D08286收发器收发器TOEA19A0STB8282锁存器锁存器OEBHECLK8288DENDT/RALE控制总线控制总线8284A等候等候状态状态发生发生VCC第18页PC/XT微机系统组成例微机系统组成例键盘键盘喇叭喇叭配置接口配置接口8255数据驱动器数据驱动器74LS245地址锁存器地址锁存器74LS373总线控制器总线控制器8288微处理器微处理器8088协处理器协处理器8087时钟时钟发生器发生器8284数据总线数据总线控制总线控制总线地址总线地址总线8个个PC/XT总线总线扩展槽扩展槽存放器存放器RAM/ROM4通道通道DMA82378级中止级中止控制器控制器82593通道通道计数器计数器8253第19页80 x86微处理器技术指标微处理器技术指标80868088802868038680486Pentium引脚数引脚数404068132168296主频主频5/85/88/1025/3375/100133/200字长字长161616323232外数据线外数据线16816323264外地址线外地址线202024323236物理空间物理空间1MB1MB16MB4GB4GB64GB虚拟空间虚拟空间1GB64TB64TB64TB高速缓存高速缓存外置外置内置内置8KB内置内置16KB工作电压工作电压5V5V5V5V5/3.3V3.3V第20页80386微处理器特点微处理器特点80386是是 经经 典典 第第 一一 代代 CISC（Complex Instruction Set Computer复合指令集计算机）体系结构复合指令集计算机）体系结构32位微处理器。位微处理器。80386采采取取全全32位位结结构构。提提供供32位位外外部部数数据据、地地址址总总线线。可可寻址寻址4GB物理存放空间，物理存放空间，64TB虚存空间。虚存空间。80386按按功功效效划划分分由由6个个部部件件组组成成：总总线线接接口口部部件件、指指令令预预取取部部件件、指指令令译译码码部部件件、指指令令执执行行部部件件、分分段段部部件件和和分分页页部件。部件。80386可可配配置置数数值值协协处处理理器器80287、80387，以以实实现现高高速速数数值值处理。处理。80386含含有有三三种种工工作作方方式式：实实方方式式、保保护护方方式式和和虚虚拟拟8086方方式。式。第21页 80486在在Intel微微处处理理器器历历史史上上首首次次采采取取了了RISC（Reduced Instruction Set Computer精简指令集计算机）技术。精简指令集计算机）技术。80486由由8个个基基本本部部件件组组成成：总总线线接接口口部部件件、指指令令预预取取部部件件、指指令令译译码码部部件件、执执行行部部件件、控控制制部部件件、存存放放管管理理部部件件、高高速速缓缓存存部部件件和和高高性性能能浮浮点点处理部件。处理部件。80486内内部部总总线线有有32、64、128位位三三种种。采采取取了了突突发发总总线线技技术术，能能够够同同 RAM 进行高速数据交换。进行高速数据交换。80486配置了指令和数据共用配置了指令和数据共用8KB高速缓冲存放器高速缓冲存放器。80486芯片内设置了一个芯片内设置了一个数值协处理器数值协处理器，直接含有浮点数据处理能力。，直接含有浮点数据处理能力。80486采取了有利于组成采取了有利于组成多处理器系统多处理器系统硬件结构。硬件结构。80486微处理器特点微处理器特点第22页Pentium微处理器特点微处理器特点 Pentium是是CRISP（CISC+RISC）体系结构）体系结构“雏形雏形”32位处理器。位处理器。Pentium实实现现了了0.8m集集成成技技术术。有有3种种指指令令处处理理部部件件：RISC型型CPU、80386处理部件和浮点处理部件。处理部件和浮点处理部件。Pentium采采取取了了超超标标量量流流水水线线设设计计。增增设设了了动动态态转转移移预预测测机机构构，能能够够预测分支程序指令流向。预测分支程序指令流向。Pentium内内部部和和外外部部工工作作频频率率一一致致。内内部部总总线线32位位，外外部部总总线线64位位，在一个总线周期内可将数据传输量增加一倍。在一个总线周期内可将数据传输量增加一倍。Pentium采采取取双双Cache结结构构，两两级级Cache达达16KB24KB，数数据据宽宽度度为为32位。位。Pentium浮浮点点运运算算部部件件在在执执行行过过程程分分为为8级级流流水水。Pentium还还改改进进了了指指令系统令系统微程序算法微程序算法。第23页32位微处理器存放器位微处理器存放器数据存放器数据存放器32位位数据存放器：数据存放器：EAX，EBX，ECX，EDX16位位数据存放器：数据存放器：AX，BX，CX，DX8位位数据存放器：数据存放器：AH，AL，BH，BL，CH，CL，DH，DL地址存放器地址存放器32位位内存地址存放器：内存地址存放器：ESI，EDI，EBP，ESP，EIP16位位内存地址存放器：内存地址存放器：SI，DI，BP，SP，IP16位位段基址存放器：段基址存放器：CS，DS，ES，SS，FS，GS控制存放器控制存放器32位位标志存放器标志存放器EFLAGS32位位控制存放器控制存放器CR0CR4调试存放器调试存放器DR0DR7 测试存放器测试存放器TR6TR7。第24页32位微处理器工作方式位微处理器工作方式实地址方式实地址方式32位位微微处处理理器器实实地地址址方方式式，主主要要是是用用于于开开机机后后为为进进入入保保护护方式做准备。方式做准备。保护方式保护方式32位位微微处处理理器器基基本本工工作作方方式式是是保保护护方方式式。保保护护方方式式下下微微处处理器支持多任务运行，进行虚拟存放管理等。理器支持多任务运行，进行虚拟存放管理等。虚拟虚拟8086方式方式虚虚拟拟8086方方式式是是保保护护方方式式下下某某个个任任务务工工作作方方式式，即即虚虚拟拟8086方式允许在保护方式下运行多个方式允许在保护方式下运行多个8086程序。程序。第25页习题习题2.5，习题，习题2.62.5 系系统统RESET信信号号有有效效时时（复复位位），各各存存放放器器内内容容和和总总线线状状态态是是什什么么？系统复位，首先执行是一条什么指令？系统复位，首先执行是一条什么指令？系系统统RESET信信号号有有效效时时，即即系系统统复复位位，仅仅CS存存放放器器为为全全1，其其它它存存放放器器均均清清0，总总线线状状态态初初始始化化。系系统统复复位位，因因为为CS=0FFFFH，IP=0，硬硬件件生生成成“JMP 0FFFF0H”指指令令，开开始始执执行行ROM中中监监控控程程序序，进进而而做做整整个个系系统统引导。引导。2.6 说说明明8086/8088微微机机在在进进行行存存放放器器读读、存存放放器器写写、I/O读读、I/O写写操操作作时时，M/IO,RD,WR引脚信号分别是什么逻辑电平组合？引脚信号分别是什么逻辑电平组合？M/IORDWR控制逻辑说明控制逻辑说明101n存放器读操作110n存放器写操作001I/O读操作读操作010I/O写操作写操作第26页习题习题2.72.7 假如用假如用DEBUG命令显示出命令显示出8086/8088以下各存放器内容：以下各存放器内容：AX=0000BX=0000CX=006DDX=0000DS=ES=SS=4100SP=0120CS=1100IP=00B8请画出此时存放器分段示意图，并指出此时请画出此时存放器分段示意图，并指出此时指令地址和堆栈地址。指令地址和堆栈地址。数据（数据（DS）段和附加数据（）段和附加数据（ES）段首地址）段首地址均为均为0H。代码（代码（CS）段首地址均为）段首地址均为11000H，此时，此时指令地址（指令地址（CS:IP）为）为110B8H。堆栈（堆栈（SS）段首地址均为）段首地址均为41000H，此时，此时堆栈栈顶地址（堆栈栈顶地址（SS:SP）为）为41120H。CS段段SS段段CS:IPSS:SPDS/ES段段11000H41000H0H第27页习题习题2.92.9 给给出出8086/8088，80386，80486，Pentium微微处处理理器器字字长长、地地址址线线、数据线数目，并分别推算出各自内存寻址空间。数据线数目，并分别推算出各自内存寻址空间。8086/8088微处理器微处理器字长字长16位，地址线位，地址线20根，数据线根，数据线16根，根，内存寻址空间内存寻址空间1MB；80386微处理器微处理器字长字长32位，地址线位，地址线32根，数据线根，数据线32根，根，内存寻址空间内存寻址空间4GB；80486微处理器微处理器字长字长32位，地址线位，地址线32根，数据线根，数据线32根，根，内存寻址空间内存寻址空间4GB；Pentium微处理器微处理器字长字长32位，地址线位，地址线36根，数据线根，数据线64根，根，内存寻址空间内存寻址空间64GB。第28页