CMOS的制造基本工艺作业流程.doc

CMOS反相器制造工艺流程院系：交通科学与工程学院学号： 11131066姓名 ： 姬勃12月9日摘要：虽然集成电路制造工艺在迅速发展,但始终都是以几种重要制造工艺为基本。文章简介了 CMOS反相器重要工艺流程,并对集成电路重要制造工艺作了简要分析。关 键 词： CMOS反相器 、工作原理、工艺流程1.1 CMOS反相器 简介CMOS反相器由一种P沟道增强型MOS管和一种N沟道增强型MOS管串联构成。普通P沟道管作为负载管，N沟道管作为输入管。这种配备可以大幅减少功耗，由于在两种逻辑状态中，两个晶体管 中一种总是截止。解决速率也能得到较好提高，由于与NMOS型和PMOS型反相器相比，CMOS反相器电阻 相对较低1.1工作原理两个MOS管启动电压VGS(th)P0，普通为了保证正常工作，规定VDD|VGS(th)P|+VGS(th)N。若输入vI为低电平(如0V)，则负载管导通，输入管截止，输出电压接近VDD。若输入vI为高电平(如VDD)，则输入管导通，负载管截止，输出电压接近0V。综上所述，当vI为低电平时vo为高电平；vI为高电平时vo为低电平，电路实现了非逻辑运算，是非门反相器。1.1 CMOS 制造流程CMOS 是集成电路最基本单元，它制作流程可分为前段和后段，前段流 程重要完毕元件制作，涉及组件隔离区形成、阱植入、栅极制成、LDD 植入、源极和漏极制成。后段流程重要完毕元件之间互连，涉及第一层金 属制成、第二层金属制成、保护层和焊垫制成。以 0.25 微米制程为例， 详细分为如下环节。1.1.1 组件隔离区形成1. 初始清洗 初始清洗就是将晶圆放入清洗槽中，运用化学或物理办法将在晶圆表面尘粒，或杂质去除，防止这些杂质尘粒，对后续制程导致影响，使得组件无法正常工作。表 2.1 是半导体制程中所用到原则清洗环节。表 2.1 半导体制程中所用到原则清洗环节环节化学溶剂清洗温度清除之污染物1H2SO4+H2O2 (4:1)120有机污染物2D.I Water室温洗清3NH4OH+H2O2+H2O80-90微尘4D.I Water室温洗清5HCL+H2O2+H2O (1:1:5)80-90金属离子6D.I Water室温洗清7HF+H2O (1:50)室温原生氧化层8D.I Water室温洗清2. 前置氧化 2.2 为前置氧化示意图。先长一层薄薄二氧化硅，目是为了减少后续 制程中应力，由于要在晶圆表面形成一层厚氮化硅，而氮化硅具备很强 应力，会影响晶圆表面构造，因而在这一层氮化硅及硅晶圆之间，加入一层二 氧化硅减缓氮化硅应力，由于氮化硅具备拉力而二氧化硅具备张力，因而加入 一层二氧化硅可以平衡掉硅晶圆表面应力。 图 2.2 前置氧化3沉积氮化硅图 2.3 为沉积氮化硅示意图。运用 PECVD 技术沉积氮化硅，用来隔绝氧气 与硅接触，以定义出组件隔离区域，使不被氮化硅所覆盖区域，被氧化而 形成组件隔离区。离子布植-离子布植是将所需注入元素(如砷)电离成正离子，并使其获得 所需能量，以很迅速度射入硅芯片技术。而这个固体材料重要是由原子核 和电子构成。图 2.3 沉积氮化硅4.组件隔离区光罩形成 图 2.4 是组件隔离区光罩形成示意图，运用微影技术，上光阻，将要氧化绝缘区域光阻去除，而定义出组件隔离区。图 2.4 组件隔离区光罩形成5.氮化硅蚀刻 图 2.5 是氮化硅蚀刻示意图，将需要氧化区域氮化硅运用活性离子蚀刻法去除。接着再将光阻去除。图 2.5 氮化硅蚀刻6.元件隔离区氧化 图 2.6 是元件隔离区氧化示意图，运用氧化技术，在组件隔离区长成一层厚厚二氧化硅，形成组件隔离区。 注：氧化-二氧化硅(SiO2)制作办法有:1.热氧化法；2.沉积法；3.阳极氧化法；4.氧离子注入氧化法。其中较惯用热氧化法又可分为 1.干氧化法；2.湿氧化法；3.纯水氧化法；4.掺氯氧化法 。而湿氧化法又有普通湿氧氧化法及 氢氧合成湿氧化法。图 2.6 元件隔离区氧化7.去除氮化硅 图 2.7 是去除氮化硅示意图，运用活性离子蚀刻技术将氮化硅去除。图 2.7 去除氮化硅1.1.2 阱植入1.N 型阱形成图 2.8 是 N 型阱形成示意图，将光阻涂在芯片上之后，运用微影技术，将 所要形成 N 型阱区域图形定义出来，即将所要定义 N 型阱区域光阻去 除掉。运用离子布植技术，将磷打入晶圆中，形成 N 型阱。图 2.8 N 型阱形成2.P 型阱形成图 2.9 是 P 型阱形成示意图，将光阻涂在芯片上之后，运用微影技术，将 所要形成 P 型阱区域图形定义出来，即将所要定义 P 型阱区域光阻去 除掉。运用离子布植技术，将硼打入晶圆中，形成 P 型阱。接着再运用有机溶 剂将光阻去除。图 2.9 P 型阱形成3.退火及氧化层形成 图 2.10 是退火及氧化层形成示意图，离子布植之后会严重地破坏了晶格完整性。因此，掺杂离子布植之后晶圆必要通过合理退火。退火就是运用 各种形式能量转换产生热量来消除晶圆中晶格缺陷和内应力，以恢复晶格完 整性。同步使使注入杂质原子进入到代替位置而有效活化加入杂质。图 2.10 退火及氧化层形成4.去除二氧化硅 图 2.11 是去除二氧化硅示意图，运用湿式蚀刻办法将芯片表面二氧化硅予以去除。图 2.11 去除二氧化硅1.1.3 栅极制成1. 栅极(gate)氧化层形成 2.12 是栅极(gate)氧化层形成示意图，运用热氧化形成良好品质二 氧化硅，作为栅极氧化层，此道环节为制作 CMOS 核心环节。 图 2.12 栅极(gate)氧化层形成2.多晶硅沉积图 2.13 是多晶硅沉积示意图，运用 LPCVD 技术沉积多晶硅在晶圆表面， 以达到在闸极区域有好电性接触点。注：LPCVD-低压化学气相沉积。低压化学气相沉积是在炉管中完毕，是 将气体反映物通入炉管中，加以反映形成所需物质在芯片上。图 2.13 多晶硅沉积3栅极光罩形成 图 2.14 是栅极光罩形成示意图，先上光阻，再运用微影技术将栅极区域定义出来。图 2.14 栅极光罩形成4.活性离子蚀刻 图 2.15 是活性离子蚀刻示意图，运用活性离子蚀刻将栅极区域以外，再用LPCVD 所成长多晶硅及在形成栅极时所生长二氧化硅给蚀刻。图 2.15 活性离子蚀刻5. 热氧化 2.16 是热氧化示意图，运用氧化技术，在晶圆表面形成一层氧化层。 图 2.16 热氧化1.1.4 LDD 植入1.NLDD 植入图 2.17 是 NLDD 植入示意图。一方面上光阻，运用微影技术将 NMOS 源 极及漏极区域光罩形成之后,在 NMOS 源极和漏极(source and drain)植入一 层很薄 LDD，然后去光阻。注：在次微米 MOS 中要用低掺杂漏极（LDD）来抑制热载流子效应.，由于 热载流子效应会导致元件劣化且影响晶片可靠度。LDD 为高浓度 source and drain 提供了一种扩散缓冲层，抑制了热载流子效应。图 2.17 NLDD 植入3. PLDD 植入 2.18 是 PLDD 植入示意图，一方面上光阻，运用微影技术将 PMOS 源极 及漏极区域光罩形成之后，.在 PMOS 源极和漏极同样植入一层很薄 LDD， 然后去光阻。图 2.18 PLDD 植入1.1.5 源极及漏极形成1.沉积氮化硅 图 2.19 是沉积氮化硅示意图，用化学气相沉积办法沉积一层氮化硅。图 2.19 沉积氮化硅2蚀刻氮化硅 图 2.20 是蚀刻氮化硅示意图，蚀刻掉氮化硅，但会在侧壁留下某些残存物，被称为 spacer。图 2.20 蚀刻氮化硅3.NMOS 源极及漏极区域制成 2.21 是 NMOS 源极及漏极区域制成示意图，一方面上光阻，运用微影技术 NMOS 源极及漏极区域光罩形成之后，再运用离子布植技术将砷元素打 入源极及漏极区域，接着做退火解决 图 2.21 NMOS 源极及漏极区域制成4.PMOS 源极及漏极制成图 2.22 是 PMOS 源极及漏极制成示意图，一方面运用微影技术将 PMOS 源 极及漏极区域光罩形成(p-channel Source/Drain Mask)之后，再运用离子布 植技术将硼元素打入源极及漏极区域。图 2.22 PMOS 源极及漏极制成5.沉积 Ti 并形成 TiSi2图 2.23 是沉积 Ti 并形成 TiSi2 示意图，Ti 在高温下与 Si 反映生成 TiSi2。图 2.23 沉积 Ti 并形成 TiSi26.Ti 蚀刻图 2.24 是 Ti 蚀刻示意图，把栅极侧壁 Ti 蚀刻掉。图 2.24 Ti 蚀刻1.1.6 第一层互连制作1.沉积含硼磷氧化层（BPSG）图 2.25 是沉积含硼磷氧化层（BPSG）示意图，由于加入硼磷氧化层熔 点会比较低，当其加热后会有些微流动性质，因此可以运用其来做初级平坦化。图 2.25 沉积含硼磷氧化层（BPSG）2.第一层接触金属之接触洞之形成图 2.26 是第一层接触金属之接触洞之形成示意图，上光阻之后，运用微影 技术将第一层接触金属光罩形成。再运用活性离子蚀刻将接触点上材料去掉 (Contact RIE Etch)，去掉光阻，再将晶圆放置于加热 炉管中，升高温度，使 ASG 产生些微流动，即初级平坦化。图 2.26 第一层接触金属之接触洞之形成3形成 TiN 层图 2.27 是形成 TiN 层示意图，运用溅镀技术，溅镀上一层 TiN。图 2.27 形成 TiN 层4沉积钨图 2.28 是沉积钨示意图，沉积钨并添满接触洞，然后用 CMP（化学机械研 磨）办法去掉表面钨。图 2.28 沉积钨5.第一层金属制成图 2.29 是第一层金属制成示意图，运用溅镀技术，溅镀上一层铝金属。但在铝上下表面也要做 Ti/TiN 层。图 2.29 第一层金属制成6.第一层金属蚀刻图 2.30 是第一层金属蚀刻示意图，运用微影技术，定义出第一层金属 光罩。接着将铝金属运用化学蚀刻技术，将不要部份去除。 2.30 第一层金属蚀刻 1.1.7 第二层互连制成 1. 沉积第一层介电膜（IMD1） 2.31 是沉积 IMD1 示意图，沉积一层介电膜（IMD）重要成分是硅玻璃。 然后用化学机械研磨办法做表面平坦化解决。 图 2.31 沉积 IMD12第二层接触金属连接线形成 图 2.32 是第二层接触金属连接线形成示意图，运用微影技术将第二层接触金属图形制造出来，再运用活性离子蚀刻法来做接触点蚀刻(Contact Etch)。之后去掉光阻。然后沉积钨并添满接触洞，用 CMP（化学机械研磨） 办法去掉表面钨。图 2.32 第二层接触金属连接线形成3.第二层金属制成图 2.33 是第二层金属制成示意图，先将第二层金属沉积(2nd Metal Deposition)上去，接着运用微影技术将第二层金属光罩形成 (2nd Metal Masking)，接着将铝金属蚀刻(Aluminum Etch)。 2.33 第二层金属制成 1.1.8 保护层与焊垫制成 1. 保护氧化层和氮化硅沉积 2.34 是保护氧化层和氮化硅沉积示意图，接着运用 PECVD 沉积保护氧 化层。再运用 PECVD 沉积氮化硅，形成保护层。 图 2.34 保护氧化层和氮化硅沉积2焊垫制成图 2.35 是焊垫制成示意图，将所需要和外界做接触地方，运用微影技 术将光罩图形形成(Pad Masking)在晶圆表面。运用活性离子蚀刻法，将接线金属 平台上保护层去除(Pad Etch)。图 2.35 焊垫制成3. 组件退火解决组件退火解决目是让组件金属接点接触更好，至此一种 CMOS 晶 体管完毕。通过上述各道工艺，可以得到如图 2.36a 所示实物图，图 2.36b 则 是封装后芯片截面图。(a)(b)图 2.36 制成后芯片图(a)芯片实物图(b) 芯片截面