数字电子钟-数电综合实验报告.doc

数字电子钟 数电综合实验报告

———————————————————————————————— 作者：
———————————————————————————————— 日期：

2

个人收集整理 勿做商业用途

数字电子技术课程设计
实验报告

实习课题：数字电子时钟设计

学院： 通信与信息工程学院班
专业: 电子信息工程1103
学 号: 1107050320
姓名: 杜方云
实习时间：2013—1—7 ~ 2013—1-9

一、方案论证选择
1.1设计目的
设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时,以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有:定时控制、仿广播电台正点报时、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩展电路两部分构成,在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。
1.2设计要求
1. 用秒脉冲作信号源，构成数字钟,显示秒、分、时。
数字钟是一个将“ 时”，“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观,无机械传动装置等特点.
本设计中的数字时钟采用数字电路实现对“时” 、“分"、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，CD4518及与非门集成芯片等。该电路具有计时的功能。
设计要求
(1）、 时钟的“时"要求用两位显示并用二十四小时制显示；
(2）、 时钟的“时"“分”、“秒"要求各用两位显示；
1.21 单元电路
数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟;也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟;还可以利用单片机来实现电子钟等。
在本次设计,电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。
1。22 主体电路部分
电路部分的电路主要由振荡电路、计数电路、显示电路这几大块组成.
一 数字电子钟的基本组成框图

二 组成部分及各部分作用
数字钟是一个将“时”、“分"、“秒’’显示于人的视觉器官的计时装置.它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由五部分组成.其整机框图见图。
 时显示器

分显示器

秒显示器

时译码器

分译码器

秒译码器

时计数器

分计数器

秒计数器

振荡器

分频器

主体电路

1。23 振荡电路
晶体振荡器的作用是产生时间标准信号.数字钟的精度,主要取决于时间标准信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频得到这一信号。也可采用由门电路或555定时器构成的多谐振荡器作为时间标准信号源.
振荡器是数字钟的心脏，它是产生时间标准“秒”信号的电路.为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用555定时器构成的多谐振荡器，见图。多谐振荡器的振荡频率可由式估算。

 若选输入端的频率为2kHz的时钟信号，在输出端得到1Hz信号，选电阻R1=R2=2。4kΩ，C应选0。1uF。调试：按图电路连线，输出接发光二极管,观察发光二极管的显示情况.
a
b
f
c
g
d
e
DPY
[LEDgn]
1
2
3
4
5
6
7
a
b
c
d
e
f
g

1.24 时、分、秒显示电路模块设计
整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器,再加上一些合适的逻辑门,实现置零和进位。

上图是秒显示电路设计图，右边为秒个位,左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS的引脚不能悬空，否则会影响实验结果,CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时,在输出为0110时提供一个信号到秒十位计数器的置零端,使其实现0110—-0000，即六十进制.

上图是分计数显示电路设计图，原理与秒计数显示电路接近，分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路模块，由于设计的过程是分块设计的，因此先将该时钟输入端接地，分十位的原理也是一样的。
下图是时计数显示电路设计图,与分、秒不同的是，这一块是24进制，当时十位为0、1的时候，时个位正常从0—9显示；当时十位为2时，要求时个位的显示是0、1、2、3,然后就回到0,因此在置零这一部分接法不同于分、秒计数显示电路，考虑到当时计数器为23时必须变为00，即当时十位输出为0010、时个位输出为0100时,分别变为0000、0000，因此可用一个与门实现，按如图的接法，并且注意到时十位和时个位都必须置零。

（1）四-2输入与非门74LS00
集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。
( 2 ）调试:按电路图在实验箱上连线。因为CC 4518内含有两个同步十进制计数器，74LS00内含有四个2输入与非门，因此分别用一片CC4518和74LS00就够了。
1. 按图（a)电路连线，输出可接发光二极管。观察在CP作用下（CP为1Hz可直接由实验箱连续脉冲输出端提供）输出端发光二极管的状态变化情况，验证是否为六十进制计数器。  
BI/RBO
4
RBI
5
LT
3
A
7
B
1
C
2
D
6
a
13
b
12
c
11
d
10
e
9
f
15
g
14
74LS47
a
b
f
c
g
d
e
DPY
1
2
3
4
5
6
7
a
b
c
d
e
f
g

(a)
2。 按图(b)电路连线，（方法同上)验证该电路是否为二十四进制计数器。
CLK
3
D
2
SD
4
CD
1
Q
5
Q
6
74LS00
P0
15
P1
1
P2
10
P3
9
Q0
3
Q1
2
Q2
6
Q3
7
RC
13
TC
12
CLK
14
CE
4
U/D
5
PL
11
CD4518
4
5
6
U9B
74LS00
1
2
3
U9A
74LS00
11
12
13
U10D
74LS00
GND
R1
3.3K
+5V
8
9
U8D
74LS00
+5v
CP

3. 调试过程中，要注意以下几个问题:   
(1)根据CC 4518的功能表，当触发脉冲由CP端输入时,EN端应接高电平，此时CP上升沿触发；当触发脉冲由EN端输入时，CP输入端接低电平,此时CP下降沿触发。
（2)CR为异步复位端，高电平有效。当CR为高电平时,计数器复位；正常计数时，应使CR=0。
1。25 译码和数码显示电路
译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下,显示出清晰、直观的数字符号。
数字钟的计数器在CP脉冲韵作用下，按60秒为1分、60分为1小时,‘24小时为1天的计数规律计数时,就应将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来.我们选用的计数器全部是二—十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组(四个)．输出的计数状态都按 BCD代码以高低电平来表现。因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号.
译码显示电路选用BCD-7段锁存译码／驱动器CC4511。七段显示数码管的外部引线排列见图.
.
调试：按电路图,它是由十进制加法计数器CC4518、BCD-7段锁存译码／驱动器CC4511和LED七段数码管组成。

与非门1，2构成的双稳态触发器，可以将1Hz的“秒"信号和“秒计数器的进位信号"送至“分计数器的CP端".两个信号中究竟选哪个送入由开关K控制，它的工作过程是这样的：
当开关K置“B”端时，与非门1输出低电平，门2输出高电平。“秒计数器进位信号"通过门4和门5送至“分计数器的CP端"，使“分计数器”正常工作；需要校正“分计时器"时，将开关K置“A"端，与非门1输出高电平，门2输出低电平，门4封锁“秒计数器进位信号”，而门3将1Hz的CP信号通过门3和门5送至“分计时器”的CP控制端,使“分计数器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B”端，以达到校准时间的目的。
调试：按图所示，将电路输出(门5)接发光二极管。拨动开关，观察在CP（1Hz）作用下,输出端发光二极管的显示情况.根据开关的不同状态，输出端输出频率之比约为1：60，“开关”可以取自实验箱上的逻辑电平开关。
进制电路
1.3设计过程
时间显示模块电路可以用4个CC4518作为核心芯片，进行级联，再辅以若干逻辑门,完成进位、置零等功能，CC4518是双十进制计数器,有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰,且有一个置零功能,可以组成六十进制和二十四进制的计数器.

二、电路仿真与设计

2.1所需芯片及芯片管脚图

CD4518 555

555的内部电路和功能

BI/RBO
4
RBI
5
LT
3
A
7
B
1
C
2
D
6
a
13
b
12
c
11
d
10
e
9
f
15
g
14
74LS48
a
b
f
c
g
d
e
DPY
[LEDgn]
1
2
3
4
5
6
7
a
b
c
d
e
f
g

74LS74 LED数码显示器

2.2时、分、秒显示电路模块设计
整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门,实现置零和进位
。

上图是秒显示电路设计图,右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号,考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时,在输出为0110时提供一个信号到秒十位计数器的置零端,使其实现0110—-0000，即六十进制.

上图是分计数显示电路设计图，原理与秒计数显示电路接近,分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路模块，由于设计的过程是分块设计的，因此先将该时钟输入端接地，分十位的原理也是一样的。
下图是时计数显示电路设计图，与分、秒不同的是，这一块是24进制,当时十位为0、1的时候，时个位正常从0—9显示；当时十位为2时，要求时个位的显示是0、1、2、3，然后就回到0，因此在置零这一部分接法不同于分、秒计数显示电路,考虑到当时计数器为23时必须变为00,即当时十位输出为0010、时个位输出为0100时，分别变为0000、0000，因此可用一个与门实现，按如图的接法，并且注意到时十位和时个位都必须置零。

2.3综合电路

三、心得体会

经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了印象,同时也学会了一种学习的态度。
刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电,模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献,再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。
理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉,所以在做这个课程设计前，我先把课本的重点知识复习了一遍，时序逻辑电路、组合逻辑电路等，然后就是到图书馆查找相应的资料，抱着好几本书就在那里认真地查，查的过程中也看到了很多关于CMOS芯片的应用实例.
这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要,然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。
一种学习态度：认真、严谨的学习态度。这就是我的另一个收获，不仅仅是做课程设计，无论是做什么研究，都必须要有一种认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等,这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。
无论最后的结果是怎样，你参与了，你就肯定有收获。在这几天可以说是废寝忘食的课程设计过程中，我也收获了许多，我仍然记得将课程设计做出来的时候,那种喜悦的心情,是难以形容的。
最后，我要衷心的感谢老师给了我们这一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面.

- 22 -