硅集成电路基本工艺基础复习.doc

硅集成电路工艺基本
绪论：
单项工艺分类：
1、 图形转换：光刻、刻蚀
2、 掺杂：扩散、离子注入
3、 制膜：氧化、化学气相淀积、物理气相淀积

第2章 氧化
SiO2作用：
1、在MOS电路中作为MOS器件绝缘栅介质，作为器件构成某些
2、作为集成电路隔离介质材料
3、作为电容器绝缘介质材料
4、作为多层金属互连层之间介质材料
5、作为对器件和电路进行钝化钝化层材料
6、扩散时掩蔽层，离子注入(有时与光刻胶、Si3N4层一起使用)阻挡层
热氧化办法制备SiO2是无定形
制备二氧化硅办法：热分解淀积法、溅射法、真空蒸发法、阳极氧化法、化学气相淀积法、热氧化法；
热氧化法制备SiO2具备很高重复性和化学稳定性，其物理性质和化学性质不太受湿度和中档热解决温度影响。
SiO2重要性质：
密度：表征致密限度
折射率：表征光学性质
密度较大SiO2具备较大折射率
波长为5500A左右时， SiO2折射率约为1.46
电阻率：与制备办法及所含杂质数量等因素关于，高温干氧氧化制备电阻率达1016Ω· cm
介电强度：单位厚度绝缘材料所能承受击穿电压
大小与致密限度、均匀性、杂质含量关于普通为106~107V/cm（10－1~1V/nm）
介电常数：表征电容性能（SiO2相对介电常数为3.9）
腐蚀：化学性质非常稳定，只与氢氟酸发生反映
还可与强碱缓慢反映
薄膜应力为压应力
晶体和无定形区别：桥键氧和非桥键氧
桥联氧：与两个相邻Si-O四周体中心硅原子形成共价键氧
非桥联氧：只与一种Si-O四周体中心硅原子形成共价键氧
非桥联氧越多，无定型限度越大，无序限度越大，密度越小，折射率越小
无定形SiO2强度：桥键氧数目与非桥键氧数目之比函数
结晶态和无定形态区别——非桥联氧与否存在
杂质分类：网络形成者和网络变化者
网络形成者：可以代替SiO2网络中硅杂质，即能代替Si－O四周体中心硅、并能与氧形成网络杂质
网络变化者：存在于SiO2网络间隙中杂质
SiO2作为掩蔽层对硼、磷有效，对钠离子无效
B、P、As等惯用杂质扩散系数小， SiO2对此类杂质可以起掩蔽作用
Ga、某些碱金属（Na）扩散系数大， SiO2对此类杂质就起不到掩蔽作用
Si热氧化生长SiO2计算：
无定形SiO2分子密度：
硅晶体原子密度：
干氧、水汽和湿氧。实际生产采用干氧-湿氧-干氧方式
1、干氧氧化
①氧化剂：干燥氧气
②反映温度：900~1200℃
干氧氧化制备SiO2特点：
①构造致密、干燥、均匀性和重复性好
②与光刻胶粘附性好，掩蔽能力强。
③生长速度非常慢
干氧氧化应用：MOS晶体管栅氧化层
2、 水汽氧化
反映条件：
①氧化剂：高纯水产生蒸汽
②反映温度：高温
水汽氧化制备SiO2特点：
①SiO2生长速率快
②构造粗糙
3、湿氧氧化
反映条件：
氧化剂：高纯水（95 ℃左右）+氧气
特点：
①生长速率较高
②SiO2构造略粗糙
4、三种氧化法比较
干氧氧化：构造致密但氧化速率极低
湿氧氧化：氧化速率高但构造略粗糙，制备厚二氧化硅薄膜
水汽氧化：构造粗糙——不可取
热氧化过程（D-G模型）
①氧化剂从气体内部以扩散形式穿过附面层运动到气体—SiO2界面，其流密度用F1表达。流密度定义为单位时间通过单位面积粒子数。
②氧化剂以扩散方式穿过SiO2层（忽视漂移影响），到达SiO2 －Si界面，其流密度用F2表达。
③氧化剂在Si表面与Si反映生成SiO2，其流密度用F3表达。
④反映副产物离开界面。

D-G模型合用氧化层厚度：30nm
热氧化存在两种极限状况
当氧化剂在SiO2中扩散系数很小时，则，。在这种极限状况下，SiO2生长速率重要由氧化剂在SiO2中扩散速度所决定，故称这种极限状况为扩散控制。
当氧化剂在SiO2中扩散系数很大，则。在这种极限状况下，SiO2生长速率由Si表面化学反映速度控制，故称这种极限状况为反映控制。
决定氧化速率常数因素：氧化剂分压、氧化温度
1、氧化剂分压
通过对 产生影响，与成正比关系

2、 氧化温度
温度对抛物型速率常数影响是通过影响产生，
温度对线性速率常数影响是通过影响产生

分凝系数，图2.21
分凝系数：掺有杂质硅在热氧化过程中，在Si—SiO2界面上平衡杂质浓度之比

（a）当，在SiO2中是慢扩散杂质，也就是说在分凝过程中杂质通过SiO2表面损失很少，硼就属于此类。再分布之后接近界面处SiO2中杂质浓度比硅中高，硅表面附近浓度下降。
（b）当，在SiO2中是快扩散杂质。由于大量杂质通过SiO2表面跑到气体中去，杂质损失非常厉害，使SiO2中杂质浓度比较低，硅表面杂质浓度几乎降到零。H2氛围中B就属于这种状况。
（c）当，在SiO2中是慢扩散杂质，再分布之后硅表面浓度升高。P磷就属于这种杂质。
（d）当，在SiO2中是快扩散杂质，分凝过程中杂质通过SiO2表面损失厉害，最后使硅表面附近杂质浓度比体内还要低。Ga镓就属于这种类型杂质。
Si-SiO2界面存在四种电荷
Si- SiO2 界面电荷类型：
可动离子电荷
界面陷阱电荷
氧化层固定电荷
氧化层陷阱电荷

第3章 扩散
扩散机构：间隙式和替位式
1、 间隙式扩散：
①定义：间隙式杂质从一种间隙位置到另一种间隙位置运动
②杂质：Na、K、Fe、Cu、Au 等元素
③间隙杂质在间隙位置上势能相对极小，相邻两间隙位置之间，对间隙杂质来说是势能极大位置。势垒高度：
④重要与晶格构造与晶向关于，原子密度越大，间隙越小，就越大
⑤运动条件： 跳跃率：
2、替位式扩散：
①定义：替位式杂质从一种替位位置到另一种替位位置运动
(a) 直接互换
(b) 空位互换（重要）
②杂质：III 、Ⅴ族元素
③对替位杂质来说，在晶格位置上势能相对最低，而间隙处是势能最高位置。势垒高度：
④运动条件：，
平衡时单位体积空位数为，
每个格点上浮现空位几率为，

扩散方式：恒定表面源和有限表面源（定义和杂质分布形式）
1、 恒定表面源扩散
①定义：在整个扩散过程中，硅片表面杂质浓度始终不变扩散
②边界条件和初始条件：

③恒定表面源扩散杂质分布：

④杂质分布形式特点：
在表面浓度一定状况下，扩散时间越长，杂质扩散就越深，扩到硅内杂质数量也就越多。
扩到硅内杂质数量可用高为，底为三角形近似；
表面浓度由杂质在扩散温度下固溶度所决定。而在内，固溶度变化不大，可见很难通过变化温度来控制
2、有限表面源扩散
①定义：扩散之前在硅片表面淀积一层杂质，在整个扩散过程中这层杂质作为扩散杂质源，不再有新源补充
②初始条件和边界条件：

③杂质分布形式特点：
当扩散温度相似时，扩散时间越长，杂质扩散就越深，表面浓度就越低。
当扩散时间相似时，扩散温度越高，杂质扩散就越深，表面浓度下降也就越多
扩散过程中杂质量不变
实际生产中采用两步扩散（每一步扩散方式及作用）
两步扩散：
①预扩散：在低温下采用恒定表面源扩散方式，控制扩散杂质数量
②主扩散将由预扩散引入杂质作为扩散源，在较高温度下进行扩散。控制表面浓度和扩散深度
③分布形式：

影响杂质分布因素：横向扩散

第4章 离子注入
离子注入：最重要掺杂工艺
①离子注入是一种将带电且具备能量粒子注入衬底硅过程，注入能量介于到之间，注入深度平均可达。离子剂量变动范畴，从用于阈值电压调节到形成绝缘埋层。相对于扩散，它能更精确地控制杂质掺杂、可重复性和较低工艺温度。离子注入已成为VLSI制程上最重要掺杂技术。普通CMOS制程，大概需要6~12个或更多离子注入环节。
②应用：隔离工序中防止寄生沟道用沟道截断
调节阈值电压用沟道掺杂
CMOS阱形成
浅结制备
离子注入特点

长处：
注入离子纯度高
可以精准控制掺杂原子数目
温度低：不大于400℃
掺杂深度可控
非平衡过程，杂质含量不受固溶度限制
低温注入，避免高温扩散所引起热缺陷
横向扩散效应比热扩散小得多
离子通过硅表面薄膜注入，防止污染。
可以对化合物半导体进行掺杂
缺陷：
产生晶格损伤不易消除
很难进行很深或很浅结注入
高剂量注入时产率低
设备价格昂贵（约200万美金）

LSS理论：注入离子在靶内分布理论
LSS理论以为，注入离子在靶内能量损失分为两个彼此独立过程：核碰撞（核制止）和电子碰撞（电子制止）
不同能区能量损失形式
低能区：以核碰撞为主
中能区：核碰撞、电子碰撞持平
高能区：以电子碰撞为主
注入离子在无定形靶中分布计算
相似质量且相似初时能量离子在靶中有一定空间分布，投影射程记录涨落称为投影偏差，沿着入射轴垂直方向上记录涨落，称为横向偏差。
纵向分布：一级近似下用高斯函数表达：

横向分布：高斯分布；横向渗入远不大于热扩散
沟道效应及避免办法
①定义：当离子注入方向与靶晶体某个晶向平行时，某些离子将沿沟道运动。沟道离子唯一能量损失机制是电子制止，因而注入离子能量损失率就很低，故注入深度较大。
②避免办法：
a.倾斜样品表面，晶体主轴方向偏离注入方向，典型值为7°。
b.先重轰击晶格表面，形成无定型层
在无定形靶运动离子由于碰撞方向不断变化，因而也会有某些离子进入沟道，但在沟道
运动过程中又有也许脱离沟道，故对注入离子峰值附近分布并不会产生实质性影响
c.表面长二氧化硅薄层
注入离子导致损伤
①级联碰撞
②简朴晶格损伤
孤立点缺陷或缺陷群（注入离子每次传递给硅原子能量约等于移位阈能）
局部非晶区域（单位体积移位原子数目接近半导体原子密度）
③非晶层
注入离子引起损伤积累
热退火
①定义：又叫热解决，集成电路工艺中所有在氮气等不活泼氛围中进行热解决过程都可以称为退火
②作用
激活杂质：使不在晶格位置上离子运动到晶格位置，以便具备电活性，产生自由载流子，起到杂质作用
消除损伤
③退火方式：
炉退火
迅速退火：脉冲激光法、扫描电子束、持续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)
④迅速热退火
a.老式热退火缺陷
不能完全消除缺陷，产生二次缺陷
高剂量注入时电激活率不够高
高温长时间热退火会导致明显杂质再分布
b.迅速退火技术
在氮气或惰性气体氛围下，极短时间内，把晶片温度提高到1000℃ 以上。
C.迅速热退火作用：
消除由注入所产生晶格损伤
恢复材料少子寿命和载流子迁移率
杂质激活

第5章 物理气相淀积
两种基本办法
①物理气相淀积定义：运用某种物理过程，例如蒸发或者溅射现象实现物质转移，即原子或分子由源转移到衬底表面上，并淀积成薄膜。
②基本办法：
蒸发（Ⅲ-Ⅴ族化合物半导体）
溅射
蒸发和溅射各自优缺陷

真空蒸发法
溅射
蒸发
长处
设备简朴
操作容易
纯度较高
成膜快
机理简朴
合用于任何物质
不受蒸气压和膜成分限制
靶材料与膜成分符合
附着好
台阶覆盖较好
较高淀积速率
薄膜纯度高
厚度控制精准
生长机理简朴
缺陷
附着力小
工艺重复性差
台阶覆盖性差
不合用多组分材料
设备、操作较复杂

台阶覆盖能力差
工艺重复性不好
淀积多元化合金薄膜时组分难以控制
溅射作为主流
溅射办法：
①直流溅射：淀积金属薄膜
②射频溅射：合用于淀积各种金属和非金属薄膜
③磁控溅射：磁控溅射为淀积速率比普通办法高一种数量级；工作气压低，薄膜质量好。
④反映溅射：在淀积同步形成化合物
⑤偏压溅射：改进溅射薄膜组织构造
⑥接触孔中薄膜溅射淀积：
（深宽比不不大于1）溅射原子离开靶面时遵守余弦分布，故溅射原子在衬底表面和接触孔上表面拐角处，沉积速率最高，侧壁适中，底角最低。
可采用带准直器溅射淀积办法（减少淀积速率，换准直器增长了成本）
长投准直溅射技术

第6章 化学气相淀积
Grove模型：两个重要环节
Grove模型以为控制薄膜淀积速率两个重要环节是：其一是反映剂在边界层中输运过程；其二是反映剂在衬底表面上化学反映过程。
淀积速率与反映剂浓度或气相中反映剂摩尔比例成正比
薄膜淀积速率（其中表达形成一种单位体积薄膜所需要原子数量）：

结论：
（1）淀积速率与（反映剂浓度）或者（反映剂摩尔比例）成正比；
（2）在或者为常数时，薄膜淀积速率将由和中较小一种决定。
质量输送控制和表面化学反映控制
决定重要因素：温度
决定hg重要因素：气体流速，气体成分，系统压力
所觉得了保证统一淀积速率，就必要：
①对于表面反映控制，保持处处恒定温度
②对于质量输运控制，保持处处恒定反映剂浓度
热壁和冷壁（冷壁长处）
热壁系统：
冷壁系统：
：反映室侧壁温度 ：放置硅片基座温度
冷壁系统长处：可以减少在侧壁上淀积，减少了壁上颗粒因剥离对淀积薄膜质量影响，也减小了反映剂损耗。
CVD系统分类：三种CVD系统优缺陷对比

长处
缺陷
常压化学气相淀积(APCVD)
操作简朴
淀积速率高
适合介质薄膜淀积
易发气愤相反映
产生污染
台阶覆盖性和均匀性比较差
低压化学气相淀积(LPCVD)
污染少
均匀性和台阶覆盖性较APCVD好
对反映室构造规定低
装片量大
相对低淀积速率
相对高工作温度
等离子增强化学气相淀积(PECVD)
反映温度低
附着性好
良好阶梯覆盖
良好电学特性可以与精细图形转移工艺兼容
薄膜应力低
主流工艺
具备LPCVD长处

①APCVD：质量输运控制淀积速率，对反映室构造和气流模式提出高规定
②LPCVD：表面反映速率控制淀积速率
③PECVD：表面反映控制淀积速率
气缺现象及减轻办法（LPCVD）
①气缺现象：当气体反映剂被消耗而浮现反映剂浓度变化现象
对于只有一种入气口反映室，状况比较严重。
②办法：
在水平方向上逐渐提高温度来加快反映速度，从而提高淀积速率
采用分布式气体入口
增长反映室中气流速度
多晶硅采用硅烷热分解实现
①多晶硅长处：
多晶硅与随后高温热解决工艺有较好兼容性
与Al栅相比，多晶硅与热生长二氧化硅接触性能更好
在陡峭台阶上淀积多晶硅时可以获得较好保形性
②应用：栅电极 互联引线
③电学特性
a.多晶硅电阻率高于单晶硅电阻率
掺杂原子在热解决过程中易到晶界处，不能有效贡献自由载流子
晶界处悬挂键俘获自由载流子,由此减少载流子浓度
b.晶粒尺寸大多晶硅电阻率低
④普通是用LPCVD，在580℃～650℃下热分解硅烷实现：
多晶硅掺杂技术
①扩散掺杂：在淀积完毕之后在较高温度下进行掺杂
长处：可以在多晶硅薄膜中掺入浓度很高杂质。同步完毕掺杂和退火工艺
缺陷：温度较高、薄膜表面粗糙限度增长
②离子注入：淀积后离子注入和退火
长处：可精准控制掺入杂质数量，适合于不需要太高掺杂多晶硅薄膜
特点：形成高掺杂多晶硅电阻率约为扩散形成电阻率10倍
③原位掺杂：边淀积边掺杂
简朴，但薄膜厚度、掺杂均匀性及淀积速率会随着掺杂气体加入变得复杂
CVD和热氧化SiO2对比
CVD SiO2办法
低温CVD SiO2 ：低于500℃
中温LPCVD SiO2：500～800℃
TEOS与臭氧混合源SiO2淀积：低于500℃左右
氮化硅应用
应用：
①钝化层和机械保护层
钠和水汽在氮化硅中扩散速度非常慢，即拥有很强掩蔽能力
②硅选取性氧化掩蔽膜
氮化硅氧化速度非常慢（LOCOS工艺基于此）
二氧化硅缓冲层
③电容中绝缘材料
④作为MOSFETs侧墙
用于LDD构造侧墙
浅沟隔离CMP停止层
钨应用
①钨栓塞（plug）:CVD钨比PVD铝有更好通孔填充能力
②局部互连材料
短程互联（电导率较低）
全局互联（Al、Cu）
③钨广泛用于互连因素

长处：
体电阻率小（7～12uQ.cm)
热稳定性好（熔点最高）
应力低，保形性好；
抗电迁移能力和抗腐蚀性强
缺陷：
电阻率相对铝高
在氧化物和氮化物上附着力差
钨与硅在600℃以上接触时，会形成钨
硅化物
④钨淀积办法
覆盖式（过程复杂，费用高，但比较成熟）
选取式（存在问题，如选取性差、横向扩展、空洞形成）

第七章：光刻与刻蚀工艺
ULSI中对光刻基本规定
①③高辨别率
在集成电路工艺中，普通把线宽作为光刻水平标志，普通也可以用加工图形线宽能力
来代表集成电路工艺水平。
②高敏捷度光刻胶
光刻胶敏捷度是指光刻胶感光速度。
为了提高产品产量，曝光时间越短越好。
保证光刻胶各项属性均为优秀前提下，提高光刻胶敏捷度
③低缺陷
缺陷关系成品率
④精密套刻对准
集成电路芯片制作需要通过多次光刻，在各次曝光图形之间要互相套准。
ULSI图形线宽在如下，普通采用自对准技术。
⑤大尺寸硅片上加工
ULSI芯片尺寸为
提高经济效益和硅片运用率
光刻工艺流程
①涂胶：在硅片表面形成厚度均匀、附着性强、并且没有缺陷光刻胶薄膜。
②前烘：去除胶内溶剂，提高胶粘附力
提高胶抗机械摩擦能力
减小高速旋转形成薄膜应力
③曝光：拟定图案精准形状和尺寸
完毕顺序两次光刻图案精确套制
④显影：
⑤坚膜：去除光刻胶中剩余溶剂，增强光刻胶对硅片表面附着力
提高光刻胶在刻蚀和离子注入过程中抗蚀性和保护能力
⑥刻蚀
⑦去胶：通过刻蚀或离子注入后，将光刻胶从表面除去
⑧检查
SiO2表面是亲水性，光刻胶是疏水性
辨别率：每mm内能刻蚀出可辨别最多线条数，是对光刻工艺中可以达到最小光刻图形尺寸一种描述

光刻胶分为正胶和负胶
重要有两种光刻胶：
正胶：曝光后显影时曝光某些被溶解，而没有曝光某些留下来 ——邻叠氮醌类
负胶：曝光后显影时没有曝光某些被溶解，而曝光某些留下来——聚乙烯醇肉桂酸酯和聚乙烯氧乙基肉桂酸酯
实际工艺中正胶用比较多，因素如下：
a.辨别率高
b.抗干法腐蚀能力较强
c.抗热解决能力强
d.可用水溶液显影，溶涨现象小
e.可涂得较厚(2-3um)不影响辨别率，有较好台阶覆盖性
f.适合1：1及缩小投影光刻
负胶也有某些长处，如：粘附性好，抗湿法腐蚀能力强等
对比度、光敏度和抗刻蚀能力
①对比度：对比度会直接影响到曝光后光刻胶膜倾角和线宽。
光刻胶对比度越高，光刻胶层侧面越陡，线宽描述掩模尺寸精确度就越高。且陡峭
光刻胶在干法刻蚀中可以减小刻蚀过程中钻蚀效应，从而提高辨别率。
②光敏度：指光刻胶完毕所需图形曝光最小曝光剂量
曝光剂量（mj/cm2）＝光强（单位面积功率）×曝光时间
光敏度由曝光效率决定
曝光效率：参加光刻胶曝光光子能量与进入光刻胶中光子能量比值
正胶比负胶有更高曝光效率，故正胶光敏度大，光敏度大可减小曝光时间
③抗刻蚀能力
图形转移时，光刻胶抵抗刻蚀能力。
光刻胶对湿法腐蚀有比较好抗腐蚀能力，对大某些干法刻蚀，光刻胶抗刻蚀能力
则比较差
投影曝光两个突出长处，≤3um
长处：样品与掩膜版不接触，避免缺陷产生
掩膜板不易损坏，可仔细修整
缺陷：构造复杂，工艺规定高，产率低
过刻蚀和选取比计算

湿法和干法刻蚀优缺陷

长处
缺陷

湿法刻蚀
（液态溶液，化学反映）
工艺简朴
选取性好
操作以便
各向同性
精细线条难以刻蚀
大量颗粒污染
化学废液

干法刻蚀
（等离子体，
化学反映＋物理溅射）
较高各向异性
能形成更小特性尺寸
等离子体可以容易开始和结束
温度不敏感
工艺重复性好
更少颗粒玷污
很少化学废液

选取性比较差
设备复杂

三种干法刻蚀对比
①等离子刻蚀：化学反映，高速率，高选取比，低缺陷，但各向同性
②溅射刻蚀（粒子铣）：物理溅射，各向异性，低选取比，高缺陷
③反映粒子刻蚀：化学和物理双重作用，各性能介于两者之间
共同点：都是运用低压状态下气体放电来形成等离子体作为刻蚀基本
不同点：刻蚀系统压力：等反溅；温度：等反溅；功率：反之；气流等有关可控参数。

长处
缺陷

干法刻蚀
辨别率高
各向异性腐蚀能力强
均匀性
重复性好
便于持续自动操作

成本高
选取比普通较低
湿法刻蚀
成本低廉
选取比高
各向同性
腐蚀速率难以控制

第7章 金属化与多层相连
互连线延迟与RC

铝长处，尖楔现象和电迁移及改进办法
①铝作为互连金属材料长处：
应用最广泛互联材料
电阻率低，2.7uΩ•cm
与n+和p+硅或多晶硅欧姆接触电阻低，10－6 Ω/cm2
与硅和磷硅玻璃附着性较好
易于淀积和刻蚀
铝作为互连金属材料缺陷：
Al/Si接触尖楔现象
在较大电流密度下电迁移现象
②Al/Si接触中尖楔现象：

硅向铝中扩散，同步铝也向硅中扩散，形成尖楔，也许会导致pn结失效
Al/Si接触改进办法：
a.铝-硅合金金属化引线
b.铝-掺杂多晶硅双层金属化构造
c.铝-阻挡层构造
d.其他办法
减小铝体积 采用Al/阻挡层/Al-Si-Cu
减少Si在Al中扩散系数
③电迁移现象：在较高电流密度作用下，互连引线中金属原子将会沿着电子运动方向进
行迁移，这种现象就是电迁移(EM)。
改进电迁移办法：
a.构造选取
竹状构造，晶粒间界垂直电流方向
b.铝-铜合金和铝-硅-铜合金
Al- Si（ 1%~2%）-Cu（4%）
杂质在铝晶粒晶界分凝可以减少铝原子在铝晶界扩散系数
缺陷:
增大了电阻率
不易刻蚀、易受Cl2腐蚀
c.三层夹心构造：工艺复杂
d.寻找新互连金属材料
铜优缺陷，双大马士革工艺
①Cu作为互连材料长处：
a.更低电阻率：1.7uΩ•cm，减小引线宽度和厚度，减小分布电容，减少了功耗并提
高集成电路密度
b.减少了互连引线延迟，提高器件速度
c.抗电迁移性能好，可靠性高
d.没有尖楔现象
②Cu作为互连材料缺陷：
a.缺少有效刻蚀金属铜手段
b.铜在硅和二氧化硅中扩散系数大，容易导致金属污染
c.铜与二氧化硅黏附性较差
③双大马士革工艺流程:
a.预清洗
b.刻蚀沟槽或通孔
c.PVD淀积阻挡层（Ta或者TaN）
d.PVD或者CVD淀积铜籽晶层
e.电化学镀制备铜体相层，填满通孔或沟槽
f.热退火提高电导率
g.CMP去除沟槽或通孔之外铜
金属硅化物减少电阻率

低K介质，＜3.5
低 K介质材料
介电常数比SiO2 低介质材料，普通不大于3.5
减少寄生C，提高速度
K
<2.0
2.5-2.8
2.8-3.5

淀积技术
多孔型气凝胶材料
石英气凝胶薄膜材料
多氟特富龙薄膜材料
PAE
含氟聚酰亚胺
BCB
有机硅氧烷聚合物
HSQ
掺氟氧化物
低KSOG旋涂玻璃
核心工艺：通孔和沟槽刻蚀后清洗问题
有效清除残留物
对低K介质和通孔底层Cu表面不导致损伤
平坦化工艺：CMP
CMP工艺过程
硅片被压在研磨盘上，硅片与研磨盘之间有一层研磨剂，硅片与研磨盘都以一定速率转动，运用研磨剂提供化学反映和硅片在研磨盘上承受机械研磨，把硅片表面突出某些除去，最后实现平坦化。

第8章 工艺集成
CMOS反相器工艺流程：9次光刻
反相器采用双阱CMOS，单层金属工艺需要使用9次光刻，分别是：
①阱制作
②场区隔离（将整个芯片提成有源区和场区）
③场注入
④栅制作
⑤N+源漏制作
⑥P+源漏制作
⑦接触孔制作
⑧金属层制作
⑨钝化层制作
隔离工艺：LOCOS
Si局部氧化工艺（LOCOS）：
1、在场氧化之前离子注入：为提高寄生MOSFET阈值电压。
2、在场氧化中，Si4N3阻挡了氧化层扩散，使Si3N4下面Si不被氧化，但是Si3N4顶部将生长一薄层SiO2。
3、SiO2生长消耗44%Si，因而最后形成氧化层是某些凹入，且台阶平缓，易于后续薄膜层覆盖。