第2章-微型计算机基础-微型计算机原理与接口技术.ppt

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第,2,章,微型计算机基础,1,主要内容：,微型机的构成及工作原理,8088,/,8086,CPU,的结构及工作原理,系统总线,2,2.1 微型机的基本结构,微处理器,存储器,I/O,接口,总线,硬件系统,软件系统,微 型,计算机,系 统,主,机,外 设,ALU,控制器,寄存器,键盘、鼠标,显示器,软驱、硬盘、光驱,打印机、扫描仪,系统软件,应用软件,3,微型计算机的基本结构,微型计算机的概念结构由运算器、控制器、存储器、输入输出系统等几个部分组成。,从,功能部件,上分：微型计算机的硬件系统结构主要由,CPU、,存储器（,RAM ROM）、I/O,接口、,I/O,设备、总线组成。,4,CPU,计算机的控制中心，提供运算、判断能力,构成：,ALU,、,CU,、,Registers,（,p29,）,CPU,的位数：,4,位、,8,位、,16,位、,32,位,是指一次能处理的数据的位数,6,地址总线（,AB）,数据总线（,DB）,地址缓冲器,数据缓冲器,内部总线,指令寄存器（,IR）,指令译码器（,ID）,操作控制器（,OC）,寄存器组,通用寄存器,堆栈指针（,SP）,程序计数器（,PC）,操作控,制信号,控制总线（,CB）,控制器,运算器,标志寄存器,ALU,累加锁存器,累加器（,ACC）,暂存器,图 2-3 微处理器典型结构示意图,7,存储器,内存单元的地址和内容,内存容量,内存的操作,内存的分类,8,内存容量,8088/8086的内存地址编排为00000,FFFFFH,10,内存操作,读：将内存单元的内容取入,CPU，,原单元内容不改变；,写：,CPU,将信息放入内存单元，单元中原内容被覆盖；,内存的读写的步骤为：,11,CPU,把要写的内存单元的地址放到,AB,上,CPU,紧接着把要写入的数据放到,DB,上,CPU,发出写命令,数据被写入指定的单元,AB,写,地址译码器,FF,08,00,地址,(2),DB,控制,(3),(1),13,总线,BUS,连接多个功能部件的一组公共信号线,地址总线,AB,（单向）,：用来传送,CPU,输出的地址信号，确定被访问的存储单元、,I/O,端口。,地址线的根数,决定了,CPU,的寻址范围,。,CPU,的寻址范围,=2,n,，,n,为地址线根数,数据总线,DB,（双向）,：在,CPU,与存储器、,I/O,接口之间数据传送的公共通路。,数据总线的条数,决定,CPU,一次最多可以传送的数据宽度。,控制总线,CB,（双向）,：,用来传送各种控制信号。,15,2.1.2 微型机的工作过程,程序预先存放在计算机的存储器中，计算机按程序的流程自动地连续取出指令并执行之。,为实现自动连续地执行程序，控制器内设置有,程序计数器,PC,，它可根据指令的长度自动增量（总是指向下一条指令）。只要给出程序中第一条指令的地址，控制器就可依据程序中的指令顺序地取指令、译码、执行指令，直到完成。,16,例：计算5+8（p35）,汇编语言程序对应的机器指令 对应的操作,-,MOV AL,5,将立即数,1,传送到累加寄存器,AL,中,00000101,ADD AL,8,计算两个数的和，结果存放到,AL,中,00001000,MOV,0008,AL,将,AL,中的数传送到,0008,地址单元,00001000,00000000,HLT,停机,18,2.2 8088微处理器,主要内容：,8088,CPU,外部引线及功能；,8088,CPU,的内部结构和特点；,各内部寄存器的功能；,8088的工作时序。,19,2.2.1 概述,8088,、,8086,基本类似,16,位,CPU,、,AB,宽度,20,位,差别：,指令预取队列：,8088,为,4,字节，,8086,为,6,字节,数据总线引脚：,8088,有,8,根，,8086,有,16,根,8088,为准,16,位,CPU,，内部,DB,为,16,位，但外部仅为,8,位，,16,位数据要分两次传送,本课程主要介绍,8088,（,IBM PC,采用）,20,8088,CPU,的两种工作模式,8088可工作于两种模式：,最小模式：,总线由芯片本身的引脚直接引出。仅需4片外围芯片便可构成一个小型应用系统，为单处理机模式。,最大模式,：,系统总线由8088和总线控制器8288共同构成。这种模式下构成的微型机除8088,CPU,以外，还可以接一个协处理器8087，构成多微处理器系统；,21,8088,CPU,8284,时钟,发生器,数据,控制,8155,RAM,I/O,定时器,8755,A,EPROM,I/O,8185,1,K8,RAM,端口,A,端口,B,端口,C,端口,A,端口,B,CLOCK,TIMER,地址,图 2-13 最小的8088系统,22,串行工作方式：,8088以前的,CPU,采用串行工作方式：,1,）,CPU,执行指令时总线处于空闲状态,2,）,CPU,访问存储器,(,存取数据或指令,),时要等待总线操作的完成,取指令,1,执行,1,取操,作数,2,执行,2,CPU,BUS,忙碌,忙碌,忙碌,忙碌,存结果,1,取指令,2,24,并行工作方式：,取指令2,取操作数,BIU,存结果,取指令3,取操作数,取指令4,执行1,执行2,执行3,EU,BUS,忙碌,忙碌,忙碌,忙碌,忙碌,忙碌,25,8088,的指令流水线,8088 CPU,包括两大部分：,EU,和,BIU,EU,不断地从指令队列中取出指令并执行。指令队列出现空字节时，,BIU,就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中；当遇到跳转指令时，,BIU,就使指令队列复位，从新地址取出指令，并立即传给,EU,去执行。,26,2.2.3,8088,CPU,的引线及功能,引脚定义的方法可大致分为：,：,每个引脚只传送一种信息（,RD,等）；,引脚电平的高低代表不同的信号（,IO/M,等）；,CPU,工作于不同方式有不同的名称和定义；,分时复用引脚（,AD,7,AD,0,等）；,为了减少芯片的引脚，8088的许多引脚具有双重定义和功能，,可以,分时复用；即在不同时刻，这些引线上的信号是不同的。,引脚的输入和输出分别传送不同的信息。,28,2.2.3 8088的外部引脚及其功能,40条引脚，双列直插式封装,=1，最小模式,=0，最大模式,地址、段寄存器状态复用；,S,6,=0，S,5,=IF，,S,4,S,3,=00，ES S,4,S,3,=01，SS S,4,S,3,=10，CS S,4,S,3,=11，DS,=1，访问输入输出端口；,=0，访问存储器,数据允许信号，数据总线上有有效数据；,数据传送方向控制信号，,=1，,CPU,发送数据；,=0，,CPU,接收数据；,输入信号，由内存或,I/O,设备发出。,ALE=1，,地址信号；,DEN=0，,数据信号；,Vcc,A,15,A,16,/S,3,A,17,/S,4,A,18,/S,5,A,19,/S,6,SS,0,HIGH,MN/MX,RD,HOLD,无功能,HLDARQ/GT,0,WR,RQ/GT,1,IO/MLOCK,DT/RS,2,DENS,1,ALES,0,INTAQS,0,TESTQS,1,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,A,14,A,13,A,12,A,11,A,10,A,9,A,8,AD,7,AD,6,AD,5,AD,4,AD,3,AD,2,AD,1,AD,0,NMI,INTR,CLK,GND,地址锁存允许信号，,ALE=1，,可屏蔽中断请求输入信号；,系统状态信号输出；,29,表,2-3,复位后的内部寄存器状态,内部寄存器,内容,内部寄存器,内容,CS,FFFFH,IP,0000,H,DS,0000,H,FLAGS,0000,H,SS,0000,H,其余寄存器,0000,H,ES,0000,H,指令队列,空,31,主要引线（最小模式下）,8088是工作在最小还是最大模式由,MN/MX,端状态决定：,MN/MX=0,时工作于最大模式，反之工作于最小模式。,数据信号线,(DB),与地址信号线,(AB),：,AD,7,AD,0,：,三态，地址,/,数据复用线。,ALE,有效时输出地址的低,8,位。传送数据信号时为双向。,A19,A16,：,三态，输出。高4位地址信号，与状态信号,S6-S3,分时复用。,A15,A8：,三态，输出。,输出8位地址信号,。,32,主要的控制和状态信号,WR：,三态，输出。写命令信号；,RD：,三态，输出。读命令信号；,IO/M：,三态，输出。指出当前访问的是存储器还是,I/O,接,口。高：,I/O,接口，低：内存,DEN：,三态，输出。低电平时，表示,DB,上的数据有效；,RESET：,输入，为高时，,CPU,执行复位；,ALE,：三态，输出。高：,AB,地址有效；,DT/R,：,三态，输出。数据传送方向，高：,CPU,输出，,低：,CPU,输入,33,例：,当,WR=1，RD=0，IO/M=0,时，表示,CPU,当前正在进行读存储器操作。,34,READY,信号,(,输入,),：,用于协调,CPU,与存储器、,I/O,接口之间的速度差异,READY,信号由存储器或,I/O,接口发出。,READY=0,时，,C,PU,就在,T,3,后插入,T,W,周期，插入的,T,W,个数取决于,READY,何时变为高电平。,35,中断请求和响应信号,INTR：,输入，可屏蔽中断请求输入端。,高：有,INTR,中断请求,NMI：,输入，非屏蔽中断请求输入端。,低,高，有,NMI,中断请求,INTA：,输出，对,INTR,信号的响应。,36,总线保持信号,HOLD：,总线保持请求信号输入端。当,CPU,以外的其他设备要求占用总线时，,通过该引脚向,CPU,发出请求。,HLDA：,输出，对,HOLD,信号的响应。为高,电平时，表示,CPU,已放弃总线控制,权，所有三态信号线均变为高阻状,态。,37,2.2.4 8088,CPU,的功能结构,8088内部由两部分组成：,执行单元（,EU）,execution unit,总线接口单元（,BIU）,bus interface unit,38,AH,AL,BL,CL,DL,DH,CH,BH,CX,DX,BX,AX,SP,BP,DI,CS,DS,SS,ES,IP,通用寄存器组,暂存寄存器,ALU,FLAGS,EU,控制部件,ALU,数据总线,16位,8位,Q,总线,指令队列,1 2 3 4,内部通信寄存器,地址加法器,20位,数据总线,16位,段寄存器,总线控制逻辑,SI,执行单元,EU,总线接口单元,BIU,图 2-16 8088处理器内部结构框图,8088总线,地址总线,1.算术逻辑单元,ALU、,2.,通用寄存器、,3.标志寄存器、,4.,EU,控制电路；,1.段寄存器,2.指令指针 寄存器,3.指令队列,4.地址加法器,5.总线控制器,39,执行单元,EU,功能,:,执行指令,从指令队列中取指令代码 译码,在,ALU,中完成数据的运算 运算结果,的特征保存在标志寄存器,FLAGS,中。,40,总线接口单元,BIU,功能：,从内存中取指令送入指令预取队列,负责与内存或输入/输出接口之间的数据传送,在执行转移程序时，,BIU,使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行,。,41,存储器寻址,物理地址,CPU,送到,AB,上的,20,位的地址称为,物理地址,8088,：,20,根地址线，可寻址,2,20,(1MB),个存储单元,42,物理地址,物理地址,.,.,600,0,0H,600,01,H,600,0,2,H,600,0,3,H,600,0,4,H,.,.,.,12,H,F0H,1,BH,08H,存储器的操作完全基于物理地址。,问题：,8088,的内部总线和内部寄存器均为,16,位，如何生成,20,位地址？,解决：存储器分段,43,8086/8088系统中把可直接寻址的1兆的内存空间分为,段,的逻辑区域。每段的,物理长度为64,KB,。,每段的第一个内存单元的物理地址称为段起始地址，段起始地址必须能被16整除，形式如,XXXX0H，XXXXH,为,段基址,，即段起始地址的高16位。段基址存在段寄存器,CS、DS、SS、ES,中,。相对于该段起始地址的字节数称为,偏移量,；,段基址和段内偏移量又称为逻辑地址,。,段起始地址可由软件指定。,每个段都由连续的存储单元构成，并且独立寻址。,存储器如何分段？,44,逻辑地址,段基地址,和,段内,偏移量,组成了,逻辑地址,段基址 偏移地址,(,偏移量,),格式为：段基址,:,段内偏移量,如：2000:0370,H,物理地址=段基址16+偏移地址,600,02,H,00,H,12,H,600,00,H,0 0 0 0,段基地址（16位）,段首地址,45,CS,DS,SS,ES,IP,内部通信寄存器,地址加法器,20位,数据总线,16位,段寄存器,地址总线,总线控制逻辑,X X X X 0,16位段基址,偏移地址,地址加法器,20位物理地址,X X X X,46,BIU,中的地址加法器用来实现逻辑地址到物理地址的变换,8088,可同时访问,4,个段，,4,个段寄存器指示了每个段的基地址,段基址,段内偏移,物理地址,+,16,位,20,位,0000,47,8位,00000,H,04000H,13FFFH,28000H,37FFFH,A0000H,ACD00H,AFFFFH,BCCFFH,FFFFFH,当前代码段64,K,当前数据段64,K,当前堆栈段64,K,但前附加段64,K,CS=0400H,IP:,DS=2800H,SS=A000H,SP:,BP:,ES=ACD0H,段可以重叠,48,例：,已知,CS=1055H，DS=250AH,，,ES=2EF0H,，,SS=8FF0H,，,DS,段有一操作数，其偏移地址=0204,H,，,1),画出各段在内存中的分布,2),指出各段末地址,3),该操作数的物理地址,=,？,10550,H,250,A0H,2,EF00H,8,FF00H,CS,SS,CS,DS,ES,解：,各段分布及段首址见右图所示。,操作数的物理地址为：,250,AH,10H+0204H=252A4H,49,存储器分段测试：,把1,MB,的地址空间顺序分段，可以分成 个段：,00000,0,FFFFH,为第1段,？第3段,？第4段,？第16段,16,50,存储器为什么要分段?,因为8088/8086的寄存器都是16位的，无法装载20位的物理地址，所以它采用了将地址空间分段的方法；,方便存储器的管理，采用分段甚至分页来管理，使得多个程序可以并行运行；,分段寻址允许程序在存储器内重定位（浮动），可以把整个程序作为一个整体移到一个新的区域。允许实模式编写的程序在保护模式下运行。,程序当中使用的地址都是逻辑地址，,51,8088,的内部寄存器,含14个16位寄存器，按功能可分为三类,8个通用寄存器,4个段寄存器,2个控制寄存器,52,1、通用寄存器,数据寄存器（,AX，BX，CX，DX）,地址指针寄存器（,SP，BP）,变址寄存器（,SI，DI）,53,数据寄存器,8088含4个16位数据寄存器，它们又可分为8个8位寄存器，即：,AX AH，AL,BX BH，BL,CX CH，CL,DX DH，DL,常用来存放参与运算的操作数或运算结果,54,数据寄存器特有的习惯用法,AX：,累加器。多用于存放中间运算结果。所有,I/O,指令必须都通过,AX,与接口传送信息；,BX：,基址寄存器。在间接寻址中用于存放基地址；,CX：,计数寄存器。用于在循环或串操作指令中存,放循环次数或重复次数；,DX：,数据寄存器。在32位乘除法运算时，存放,高16位数；在间接寻址的,I/O,指令中存放,I/O,端口地址。,55,地址指针寄存器,SP：堆栈指针寄存器，其内容为栈顶的,偏移地址；,BP：,基址指针寄存器，常用于在访问内,存时存放内存单元的,偏移地址。,56,BX,与,BP,在应用上的区别,作为通用寄存器，二者均可用于存放数据；,作为基址寄存器，,BX,通常用于数据段，,一般与,DS,或,ES,搭配使用,；,BP,则通常用于堆栈段，,与,SS,搭配使用,。,57,变址寄存器,SI：,源变址寄存器,DI：,目标变址寄存器,变址寄存器常用于指令的间接寻址或变址寻址。特别是在串操作指令中，用,SI,存放源操作数的偏移地址，而用,DI,存放目标操作数的偏移地址。,58,2、段寄存器,用于存放逻辑段的段基地址,(逻辑段的概念后面将要介绍,),CS：,代码段寄存器,代码段用于存放指令代码,DS：,数据段寄存器,ES：,附加段寄存器,数据段和附加段用来存放操作数,SS：,堆栈段寄存器,堆栈段用于存放返回地址，保存寄存器内容，,传递参数,59,3、控制寄存器,IP：,指令指针寄存器，其内容为下一条,要执行的指令的偏移地址,FLAGS：,标志寄存器,状态标志：存,放运算结果的特征,控制标志：控制某些特殊操作,6个状态标志位,(CF,，,SF，AF，PF，OF，ZF),3个控制标志位,(IF，TF，DF),60,标志寄存器,FR（Flag,Register）、psw,CF-,进位标志：算术运算时有进位,CF=1，,无进位,CF=0,PF-,奇偶标志：逻辑运算结果“1”的个数为偶数,PF=1,AF-,辅助进位标志：第3位向第4位有进位时,AF=1,ZF-,零标志：运算结果为“0”则,ZF=1,SF-,符号标志：运算结果为负数时,SF=1,OF-,溢出标志：运算结果超出规定范围,OF=1,IF-,中断允许标志：,IF=1,中断允许,DF-,方向标志，,DF=0,地址加1,TF-,跟踪标志，,TF=1，,为单步工作方式,D0,D15,D8,D7,ZF,CF,AF,PF,IF,TF,SF,OF,DF,这6个状态标志由,EU,设置，反映,算术或逻辑运算结果的某些性质。,3个控制标志由指令来设置,算术逻辑运算影响标志位，传送指令不影响,61,8088/8086,CPU,的特点,采用并行流水线工作方式,对内存空间实行分段管理：,每段大小为,64KB,段地址寄存器指示段的首地址,用段地址和段内偏移实现对1,MB,空间的寻址,分段寻址允许程序在存储器内重定位（浮动）；,支持多处理器系统；,片内没有浮点运算部件，浮点运算由数学协处理器,8087,支持（也可用软件模拟）,注：,80486DX,以后的,CPU,均将数学协处理器作为标准部件集成到,CPU,内部,62,五、工作时序,时序的概念,：,CPU,各引脚信号在时间上的关系。,时钟周期,：每个时钟脉冲的持续时间成为一个时钟周期，用,T,i,表示，由时钟发生器产生，是,CPU,工作的基本时间单位。,PC/XT,时钟频率4.77,MHz，,时钟周期是210,ns。,总线周期,：,CPU,完成一次访问内存,(,或接口,),操作所需要的时间。,8088执行存储器读或存储器写操作需用4个时钟周期,。,8088的总线周期由4个时钟周期组成，称为,T1、T2、T3、T4,状态；,指令周期,P,：,由若干个总线周期组成。是从取指令开始到指令执行完毕所需要的时间。,63,一个总线周期,时钟发生器,RES,8284,CLK,RESET,8088,IO/M,RD,WR,ALE,A,19,A,16,A,15,A,8,+5,V,MN/MX,一个典型的总线周期,T,1,T,2,T,3,T,4,64,地址输出,状态输出,地址输出,地址输出,数据输入,低电平=读存储器，高电平=读,I/O,接口,CLK,A,19,S,6,A,16,S,3,A,15,A,8,AD,7,AD,0,ALE,IO/M,DT/R,DEN,图 2-21 8088读总线周期,RD,T,1,T,2,T,3,T,4,65,一个总线周期,地址输出,状态输出,地址输出,地址输出,数据输入,低电平=写存储器，高电平=写,I/O,接口,T,1,T,2,T,3,T,4,CLK,A,19,S,6,A,16,S,3,A,15,A,8,AD,7,AD,0,ALE,IO/M,WR,DT/R,DEN,一个总线周期,地址输出,状态输出,地址输出,地址输出,数据输入,低电平=写存储器，高电平=写,I/O,接口,T,1,T,2,T,3,T,4,CLK,A,19,S,6,A,16,S,3,A,15,A,8,AD,7,AD,0,ALE,IO/M,WR,DT/R,DEN,图 2-22 8088写总线周期,利用,READY,信号，使,CPU,达到可靠地,读写内存和,I/O,接口的目的,66,2.3,系统总线,主要内容：,总线的基本概念和分类；,总线的工作方式；,常用系统总线标准。,67,一、概述,总线：,是,一组导线和相关的控制、驱动电路,的,集合,。,是,计算机系统各部件之间传输地址、数据和控制信息,的,公共通道,。,地址总线（,AB）,数据总线（,DB）,控制总线（,CB）,68,总线分类,CPU,总线：,CPU,外围部件,系统总线：主机,I/O,接口,外部总线：微机,外设,片内总线,片外总线,按相对,CPU,的位置,按层次,结构,69,总线结构,单总线结构,简单，但总线竞争严重,CPU,M,M,I/O,I/O,I/O,70,多总线结构,面向,CPU,的双总线结构,面向主存的双总线结构,双总线结构,多总线结构,71,在多总线结构中，以双总线结构为主；,输入/输出总线,CPU,主存储器,（,MM）,I/O,接口,I/O,接口,I/O,接口,存储总线,（1）面向,CPU,的双总线结构,72,（2）面向主存储器的双总线结构,系统总线,CPU,主存储器,I/O,接口,I/O,接口,存储总线,73,（3）,现代微机中的多总线结构,局部总线控制器,ISA,总线控制器,磁盘控制器,图形卡,PCI,接口卡,声效卡,网络卡,ISA,接口卡,CPU,Cache,控制芯片组,主存储器,74,三、常见的系统总线,物理特性,物理特性指的是总线物理连接的方式。包括总线的根数、总线的插头、插座是什么形状的、引脚是如何排列的等。例如,IBM PC/XT,机的总线共,62,根线，分两排编号。当插件板插到槽中后，左面是,B,面，引脚排列顺序是,B1,B31,，,右面是,A,面，引脚排列顺序是,A1,A31,，,A,面是元件面。,75,功能特性,功能特性描写的是这一组总线中每一根线的功能是什么。从功能上看，总线分成三组：地址总线，数据总线和控制总线。,电器特性,电器特性定义每一根线上信号的传递方向、有效电平范围。地址线和数据线都是高电平有效。控制线低电平有效。,76,时间特性,时间特性定义了每根线在什么时间有效。也就是说用户什么时间可以用总线上的信号、或者用户什么时候把信号提供给总线，,CPU,才能正确无误地使用。,77,总线的带宽,：每秒钟传送多少字节，单位是字节/秒（,B/s），,或,MB/s,总线的宽度,：总线同时传送的数据位数，如16位、32位、64位；,总线的工作频率,：就是总线的时钟频率,MHz；,总线的带宽,BW=,总线的宽度/8,总线的工作频率/每个总线周期的时钟数；,总线的性能指标,78,PC-XT,总线：,81年推出的基于8位机,PC/XT,的总线，称为,PC,总线；,ISA,（Industry Standard Architecture),工业标准体系结构总线，98根，总线的宽度16位，工作频率8,MHz，,最大数据传输率是16,MB/s；,它是由,IBM,公司在1984年为,PC/AT（,286,）,微型计算机定制的，也叫,AT,总线，,ISA,插槽为黑色,。它的低速总线特性限制了多个设备共享资源，因此，到1990年逐渐被,PCI,插槽代替。,常见的系统总线：,79,PC-XT,总线,ISA,总线插座,插槽一般为黑色。,B1 A1,B31 A31,D1 C1,D18 C18,B1,A1,B31,A31,80,EISA,总线,：扩展工业标准总线。198根，总线宽度32位，是为32位的386机设计的。工作频率8,M，,最大数据传输率33,M。EISA,和,ISA,完全兼容。咖啡色。,MCA,(micro channel architecture),微通道总线结构，,IBM,公司专为,PS/2,系统开发。,PCI,（Peripheral Component Interconnect,）,局部总线（外围部件互联总线）：,PCI 32,的总线宽度32位，工作频率33,M，,最大数据传输率133,MB/s，124,针插槽。,PCI 64,采用188针插槽，总线宽度64位，工作频率66,M，,最大数据传输率528,MB/s。,81,特点:即插即用；白色。它在,CPU,和外围设备之间提供了一条独立的数据通道，因而叫局部总线。它使得每种设备都能直接和,CPU,取得联系。,可以把,PCI,局部总线看作是一个独立的处理器使用，不局限于80,X86。,PCI,总线能支持高达10个外围设备，其中的某些外围设备必须嵌入到系统主板上。,它支持总线主控方式,允许多处理机系统中的任何一个微处理机成为总线主控设备，对总线操作进行控制。,它与,ISA、EISA,微通道等多种总线兼容.,82,支持5,V,和3.3,V,两种扩充插槽：,PCI,总线规定了三种不同种类的,PCI,板（一种是3.3,V，,一种是5,V，,另一种是通用的）,明确规定3.3,V PCI,不能插到5,V,插槽内，反之亦然，通用,PCI,板在两种类型的插槽上都能工作。每一个,PCI,卡都配备有一个大小为256字节的配置存储器。其中的前64个字节为一个标准标题内容简介,其内配备有有关,PCI,卡类型、制造厂家、版本、卡的当前状态、,Cache,大小，总线延迟时间等信息。余下的那192个字节信息则视不同卡而定。,83,局部总线控制器,PCI,ISA,总线控制器,EIDE,硬盘接口,图形卡,PCI,插槽,声效卡,网络卡,ISA,接口卡,CPU,Cache,局部总线加速器,主存储器,CPU,总线,PCI,总线,ISA,总线,PCI,的体系结构,84,芯片组,CPU,的外围控制芯片，通常为,2,片,两种架构：南北桥、,HUB,（加速中心）,南北桥,北桥,提供,PCI,桥接、,AGP,接口、,CPU/,主存,/,高速缓存的连接,南桥,提供,USB,、,IDE,、,FDD,、,HDD,、串,/,并口及,ISA,桥接,例如：,Intel 440BX,、,VIA694(KT133)+686B,等,HUB,GMCHAGP,接口、存储器通道,ICHPCI,桥接、,IDE,控制器、,USB,、串,/,并口,FWH,系统,BIOS,、显示,BIOS,、随机数发生器,例如：,Intel 810,、,Intel 815,、,Intel845,等,85,2.3.4,8088,系统总线,最小模式,仅支持单处理器（,p65,图,2-32,）,主要解决的问题,：,地址与数据的分离,地址锁存,86,地址输出,状态输出,地址输出,地址输出,数据输入,低电平=读存储器，高电平=读,I/O,接口,CLK,A,19,S,6,A,16,S,3,A,15,A,8,AD,7,AD,0,ALE,IO/M,DT/R,DEN,图 2-21 8088读总线周期,RD,T,1,T,2,T,3,T,4,87,图 2-32 8088的最小模式下的总线,+5,V,时钟发生器,RES,8284,CLK,RESET,8088,IO/M,RD,WR,ALE,A,19,A,16,A,15,A,8,AD,7,AD,0,DT/R,DEN,STB,OE,STB,OE,STB,OE,8282,8282,8282,8286,OE,T,IO/M,RD,WR,A,19,|,A,16,A,15,|,A,8,A,7,|,A,0,D,7,|,D,0,系统总线信号,8088,+5,V,MN/MX,READY,88,最小模式下,1、若8088,CPU,的驱动能力不够，可以加上总线驱,动器74,LS244,进行驱动；,2、按此构成的系统总线还不能进行,DMA,传送；,89,常用接口芯片介绍,8282/74LS373,具有三态输出的锁存器,内部包含,8,个,D,触发器,引脚：,DI,0,DI,7,输入,DO,0,DO,7,输出,STB,锁存信号,OE,输出允许,功能：,STB=1,锁存数据,OE=0,将锁存的数据输出,90,DI,0,DI,1,DI,2,DI,3,DI,4,DI,5,DI,6,DI,7,DO,0,DO,1,DO,2,DO,3,DO,4,DO,5,DO,6,DO,7,8282/74,LS373,D,Q,CLK,STB,1,1,OE,图 2-34 8282具有三态输出的锁存器,91,总线驱动器,8286/74LS245,双向数据总线驱动器,引脚：,A,0,A,7,和,B,0,B,7,双向数据线,OE,输出允许,T,方向控制,功能：,OE=0,时，门导通；,门导通时,:T=0,，,B,A,；,T=1,，,A,B,92,A,0,B,0,A,1,A,2,A,3,A,4,A,5,A,6,A,7,B,1,B,2,B,3,B,4,B,5,B,6,B,7,8286,OE,T,1,1,1,图 2-35 8286双向总线驱动器,74,LS245,T=0，B A,T=1，A B,93,总线驱动器,74LS244,三态门驱动器（含,8,个门）,引脚：,I,1,I,8,和,O,1,O,8,输入线和输出线,E1#,，,E2#,使能信号，各控制,4,个三态门,功能：,E1#=0,，,E2#=0,，门导通，否则输出为高阻态,94,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,V,CC,74,LS244,E,1,地线,E,2,图 2-36 74,LS244,单向三态门驱动器,95,最大模式下,Vcc,A,15,A,16,/S,3,A,17,/S,4,A,18,/S,5,A,19,/S,6,SS,0,HIGH,MN/MX,RD,HOLD,无功能,HLDARQ/GT,0,WR,RQ/GT,1,IO/MLOCK,DT/RS,2,DENS,1,ALES,0,INTAQS,0,TESTQS,1,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,A,14,A,13,A,12,A,11,A,10,A,9,A,8,AD,7,AD,6,AD,5,AD,4,AD,3,AD,2,AD,1,AD,0,NMI,INTR,CLK,GND,总线请求/总线响应信号；,总线周期状态信号输出；作为总线控制器8288的信号输入；,指令队列状态输出；,总线封锁信号输出；,s,2,s,1,s,0,对应的操作,000,发中断响应信号,001,读,I/O,端口,010,写,I/O,端口,011,暂停,100,取指令,101,读内存,110,写内存,111,无作用,96,图 2-33 8088的最大模式下的总线,+5,V,时钟发生器,RES,8284,CLK,RESET,MN/MX,A,19,A,8,AD,7,AD,0,DT/R,DEN,CLK,STB,OE,8282,8286,OE,T,S,0,S,1,S,2,ALE,INTA,MEMR,MEMW,IOR,IOW,8288,总线控制器,地址总线,数据总线,存储器,I/O,接口,8088,CPU,S,0,S,1,S,2,READY,97,最大模式,最大模式,可支持多处理器；,大多数控制信号是由,总线控制器,8288,对,S,0,#,、,S,1,#,、,S,2,#,三个信号译码得到。,DB,和,AB,的构成基本同最小模式。,PC/XT,机的总线采用了最大模式，但有三点区别：,地址总线驱动用,2,个,74LS373,和,1,个,74LS244,代替,3,个,8282,；,数据总线驱动用,74LS245,代替,8286,；,支持,DMA,传送。,98,作业：,p191,2.62.20,99,8284,时钟,发生器,8086,/,8088,CPU,8087,协,处理器,地址锁存器,数据收发器,8288,总线,控制器,62,线,总,线,插,槽,36,线,8259,A,中断,控制器,8237,A,DMA,控制器,8253,计数/,定时器,8255,并行,接口,开,关,I/O,口,译码器,地址,译码器,64,K9,RAM,48,K8,ROM,扬声器,接口,键盘,接口,键盘,12,V5V,地,AB,DB,CB,最大模式：,PC/XT微机,100,内存储器结构,主板上装64,KRAM，,以16,KB,为基本单元，可在16,K,至64,K,之间任选，每个字节9位，有一位作为硬件的奇偶校验。可以利用,I/O,插槽扩展,RAM。,ROM，,主板上装48,K ROM,或,EPROM，,包含,BASIC,解释程序，磁带操作系统，磁盘引导程序，电源自检程序，,I/O,驱动程序，128个字符点阵图形。,101,Intel 80386简介,80386集成了275万个晶体管，引脚132条，陶瓷网格阵列封装，最高工作频率16,MHz；,80386,内部基本结构,总线接口部件,BIU；,总线周期只用2个时钟,中央处理单元,CPU：,指令预取单元、指令译码单元、执行单元；,存储管理部件,MMU：,分段部件、分页机构；,102,主要特性：,采用全32位结构，内部寄存器、32位,ALU、,数据线和地址线32位，能寻址的物理空间为2,32,=4,GB；,提供32位外部总线接口，最大数据传输率为32,MB/s；,具有片内集成的存储器管理部件,MMU，,支持虚拟存储和特权保护，虚拟存储空间可达64,TB，,存储器按段组织；每段2,32,=4,GB；,具有实地址模式、保护虚地址模式；可支持虚拟存储、保护和多任务；,指令队列16字节，取指令、译码、执行、存储操作采用流水线方式，执行单元不需等待；,103,80386的工作模式,实地址模式：,80386加电或复位后，进入实地址模式。操作数默认长度16位，物理地址的形成与8088/8086一样，寻址空间为1,MB，,段的长度为64,K；,保护虚地址模式,：,80386提供了复杂的存储器管理和硬件辅助的保护机构，可访问的线性地址空间达4,GB，,用户的逻辑地址空间达64,TB，,可运行8088/8086/80286的所有软件，它增加了支持多任务操作系统的特别优化指令；,104,当今微处理机结构中广泛采用了精简指令系统计算机（,RISC）,设计思想，从而取代了复杂指令系统计算机（,CISC）,的结构。,精简指令系统,RISC,为了使整个指令系统更加简单，即让绝大多数指令能够在一个时钟周期内完成其本身的操作，微处理机的结构设计成了流水线的操作方式；从取指令开始到指令执行完毕，操作被分解为若干个子操作，由若干个执行子部件实现；,105,