资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,3.8 设十进制数,X=(+128.75)2,-10,（1）,若(,Y),2,=(X),10,，,用定点数表示,Y,值。,（2）设用21个二进制位表示浮点数，阶码5位，其中,阶符用1位；尾数用16位，其中符号用1位。阶码底为,2。写出阶码和尾数均用原码表示,Y,机器数。,（3）写出阶码和尾数均用反码表示,Y,机器数。,（4）写出阶码和尾数均用补码表示,Y,机器数。,解：,（1）,X=(10000000.11),2,2,-10,=,(0.001000000011),2,=(0.1000000011),2,2,-2,1,第1页,(2)(3)(4),尾,符,阶,符,阶,码,尾,数,原码,0,1,0010,100000001100000,反码,0,1,1101,100000001100000,补码,0,1,1110,100000001100000,2,第2页,3.9 设机器字长16位。定点表示时，数值15位，符号位,1位；浮点表示时，阶码6位，其中阶符1位；尾数10位，,其中，数符1位；阶码底为2。试求：,（1）定点原码整数表示时，最大正数，最小负数各是,多少？,（2）定点原码小数表示时，最大正数，最小负数各是,多少？,（3）浮点原码表示时，最大浮点数和最小浮点数各是,多少？绝对值最小呢（非0）？估算表示十进,制值有效数字位数,能够区分绝对值最小数值，也称为,分辨率,，表达数值,精度,3,第3页,解,：,（1）定点原码整数 最大正数,0,111,(2,15,-1),10,15,最小负数,1,111,-(2,15,-1),10,15,（2）,定点原码小数 最大正数,0.,111,(1-2,-15,),10,15,最小负数,1.,111,-(1-2,-15,),10,15,（3）原码浮点数,尾符,阶符,阶码,尾数,1,1,5,9,4,第4页,最大浮点数,0,0,11111,111111111,2,31,(1-2,-9,),最小浮点数,1,0,11111,111111111,（,绝对值最大负数,）-2,31,(1-2,-9,),绝对值最小浮点数,不规格化,0,1,11111,000000001,（,正数为例,）2,-31,2,-9,=2,-40,规格化,0,1,11111,100000000,2,-31,2,-1,=2,-32,有效数字：,9 位2进制数,3 位8进制数,2,-10,10,-3,(0.001),10,(0.0000000001),2,即有效数字位数小于3,5,第5页,3.18 用原码一位乘计算,X=0.1101，Y=-0.1011,积,X,Y,解：,部分积（乘积高位）存放器：,A=00.0000,被乘数存放器,B=|X|=0.1101,乘数(乘积低位,),存放器,C=|Y|=.1011,6,第6页,步数 条件 操作,A C C,n,00.0000,.101,1,1,C,n,=1 +|X|,+00.1101,00.1101,00.0110 1.,10,1,2,C,n,=1 +|X|,+00.1101,01.0011,00.1001 11.,1,0,3,C,n,=0 +0,+00.0000,00.1001,00.0100 111.,1,4,C,n,=1 +|X|,+00.1101,01.0001,00.1000 1111.,加符号位:,X,0,Y,0,=0,1=1,结果：,X,原,=1.10001111,X=-0.10001111,7,第7页,3.19 用补码一位乘计算,X=0.1010，Y=-0.0110,积,X,Y,部分积（乘积高位）存放器：,A=00.0000,被乘数存放器,B=X,补,=00.1010,-B=-X,补,=-X,补,=11.0110(补码意义上相反数),乘数(乘积低位,),存放器,C=Y,补,=1.1010,8,第8页,步数 条件 操作,A C C,n,C,n+1,00.0000,1.101,00,1,C,n,C,n+1,=00,+0,+00.0000,00.0000,00.0000 0,1.10,10,2,C,n,C,n+1,=10,-,X,补,+11.0110,11.0110,11.1011 00,1.1,01,3,C,n,C,n+1,=01,+,X,补,+00.1010,00.0101,00.0010 100,1.,10,4,C,n,C,n+1,=10,-,X,补,+11.0110,11.1000,11.1100 0100,1.1,5,C,n,C,n+1,=11,+0,+00.0000,11.1100 0100,XY,补,=1.11000100,XY,=-0.00111100,9,第9页,3.20,X=-0.10110，Y=0.11111,用加减交替法原码一,位除计算,X/Y,商及余数,被除数（余数）存放器：,A=|X|=00.10110,除数存放器,B=|Y|,=00.11111,-,B=11.00001,商存放器,C=000000,10,第10页,步数 条件 操作,A C,00.10110,000000,1(,判溢出),-|,Y|,+11.00001,S,A,=1 11.10111,00000,0.,11.01110,0000,0.,0,2,+|,Y|,+00.11111,S,A,=0 00.01101,0000,0.1,00.11010,0,00,0.1,0,3,-|,Y|,+11.00001,S,A,=1 11.11011,000,0.10,11.10110,0,0,0.10,0,4,+|,Y|,+00.11111,S,A,=0 00.10101,00,0.101,01.01010,0,0.101,0,5 -|,Y|,+11.00001,S,A,=0,00.01011,0,0.1011,00.10110,0.1011,0,11,第11页,步数 条件 操作,A C,00.10110,0.1011,0,6 -|,Y|,+11.00001,S,A,=1,11.10111 0.10110,恢复余数,+|,Y|,+00.11111,00.10110,加符号位:,X,0,Y,0,=1,0=0,结果：,X/Y,原,=1.10110,12,第12页,3.21,X=0.10110，Y=0.11111,用加减交替法补码一,位除计算,X/Y,商及余数,被除数（余数）存放器：,A=,X,补,=00.10110,除数存放器,B=,Y,补,=00.11111,-,B=-,Y,补,=-Y,补,=,11.00001,商存放器,C=00000,13,第13页,步数 条件 操作,A C,(,初始处理),同号,00.10110,000000,1,-Y,补,+11.00001,异号 11.10111,00000,0.,11.01110,0000,0.,0,2,+Y,补,+00.11111,同号,00.01101,0000,0.1,00.11010,000,0.1,0,3,-Y,补,+11.00001,异号,11.11011,000,0.10,11.10110,00,0.10,0,4,+Y,补,+00.11111,同号,00.10101,00,0.101,01.01010,0,0.101,0,5,-Y,补,+11.00001,同号,00.01011,0,0.1011,00.10110,0.1011,0,14,第14页,步数 条件 操作,A C,00.10110,(末位恒置,1,),-Y,补,+11.00001,0.1011,1,11.10111,恢复余数 +,Y,补,+00.11111,0.1011,1,00.10110,补码商：0.1011,1,补码余数：0.1011010,-5,真值：,15,第15页,3.25 设浮点数,X，Y，,阶码（补码形式）和尾数（原码）,形式以下：,X：,阶码,0,001，尾数0.1010;,Y:,阶码,1,111，尾数0.1001。,设基数为2,（1）求,X+Y（,阶码运算用补码，尾数运算用补码）,（2）求,X*Y（,阶码运算用移码，尾数运算用原码）,（3）求,X/Y（,阶码运算用移码，尾数运算用原码加减,交替法）,16,第16页,（1）求,X+Y（,阶码运算用补码，尾数运算用补码）,(,a),对阶,阶差,E=E,X,补,+,-E,Y,补,=,00,001+,00,001,=,00,010（2）,X,阶码大,，M,Y,右移2位，保留阶码,E=,00,001,M,Y,补,=,00,0010,01,(b),尾数相加,M,X,补,+M,Y,补,=,00,1010+,00,0010,01,=,00,1100,01,(c),规格化操作,不变,(d),舍入（0舍1入）,M,X,补,=,00,1100，,M=0.1100,(e),判溢出,不溢出，得最终止果,X+Y=,2,001,(0.1100),17,第17页,（2）求,X*Y（,阶码运算用移码，尾数运算用原码）,(,a),阶码运算,E,X,+,E,Y,移,=,E,X,移,+,E,Y,补,=,01,001+,11,111=,01,000,即,E,X,+,E,Y,=0,(b),即,M,X,=0.1010 M,Y,=0.1001,求,M,X,M,Y,=?,A=00.0000,B=|M,X,|=00.1010,C=|M,Y,|=.1001,18,第18页,步数 条件 操作,A C C,n,00.0000,.100,1,1,C,n,=1 +|X|,+00.1010,00.1010,00.0101 0.,10,0,2,C,n,=0 +0,+00.0000,00.0101,00.0010 10.,1,0,3,C,n,=0 +0,+00.0000,00.0010,00.0010 010.,1,4,C,n,=1 +|X|,+00.1010,00.1011,00.0101 1010.,加符号位:,M,X0,M,Y0,=0,0=0,结果：,M,X,M,Y,=0.01011010,19,第19页,(,c),规格化处理,左规，移1位，结果=0.1011010;阶码-1，,E=-1,(,d),舍入处理,得结果：,X,Y=,2,-1,(0.1011),（3）求,X/Y（,阶码运算用移码，尾数运算用原码加减,交替法）,(,a),阶码运算,E,X,-,E,Y,移,=,E,X,移,+,-E,Y,补,=01001+00001=01010,即,E,X,-,E,Y,=2,(b),即,M,X,=0.1010 M,Y,=0.1001,求,M,X,/,M,Y,=?,A=|M,X,|=00.1010,C=00000,B=|M,Y,|=00.1001,-B=11.0111（,补码意义上相反数）,20,第20页,步数 条件 操作,A C,00.1010,00000,1(,判溢出),-|,Y|,+11.0111,S,A,=0 00.0001,0000,1.,00.0010,000,1.,0,2,-|,Y|,+11.0111,S,A,=1 11.1001,000,1.0,11.001,0,00,1.0,0,3,+|,Y|,+00.1001,S,A,=1 11.1011,00,1.00,11.011,0,0,1.00,0,4,+|,Y|,+00.1001,S,A,=1 11.1111,0,1.000,11.1110,1.000,0,5 +|,Y|,+00.1001,S,A,=1,00.0111 1.0001,21,第21页,加符号位:,M,X0,M,Y0,=0,0=0,结果：,X/Y,=1.0001,(,c),规格化处理,右规，移1位，结果=0.10001;阶码+1，,E=3,(,d),舍入处理,得结果：,X,Y=,2,3,(0.1001),22,第22页,3.31 设有8位有效信息，试为之编制海明校验电路。说,明编码方法，并分析所选方案含有怎样检错与纠错能,力。若8位信息为01101101，海明码是何值？,解：,(1)分组（,检测并纠正一位错，以偶校验为例）,设待编码信息8位,D,1,D,2,D,3,D,4,D,5,D,6,D,7,D,8,8+,r2,r,-1 r4,取,r=4 (,符合条件最小值),组,号,1,2,3,4,5,6,7,8,9,10,11,12,指,误,字,P,1,P,2,D,1,P,3,D,2,D,3,D,4,P,4,D,5,D,6,D,7,D,8,4,G,4,3,G,3,2,G,2,1,G,1,23,第23页,(2)编码逻辑式,P,1,=D,1,D,2,D,4,D,5,D,7,P,2,=D,1,D,3,D,4,D,6,D,7,P,3,=D,2,D,3,D,4,D,8,P,4,=D,5,D,6,D,7,D,8,(3)校验逻辑式,G,1,=P,1,D,1,D,2,D,4,D,5,D,7,G,2,=P,2,D,1,D,3,D,4,D,6,D,7,G,3,=P,3,D,2,D,3,D,4,D,8,G,4,=P,4,D,5,D,6,D,7,D,8,(4)海明编码与校验电路,24,第24页,D,1,2,3,4,5,6,7,8,P,1,P,1,P,2,P,2,P,3,P,3,P,4,P,4,25,第25页,（,5）,编码,D,1,D,2,D,3,D,4,D,5,D,6,D,7,D,8,0,1,1,0,1,1,0,1,第1组,P,1,D,1,D,2,D,4,D,5,D,7,0,0,1,0,1,0,有效信息,第2组,P,2,D,1,D,3,D,4,D,6,D,7,0,0,1,0,1,0,第3组,P,3,D,2,D,3,D,4,D,8,1,1,1,0,1,代码,1,2,3,4,5,6,7,8,9,10,11,12,P,1,P,2,D,1,P,3,D,2,D,3,D,4,P,4,D,5,D,6,D,7,D,8,0,0,0,1,1,1,0,1,1,1,0,1,第4组,P,4,D,5,D,6,D,7,D,8,1,1,1,0,1,26,第26页,第4章 主存放器,4.3,4.4,4.5,4.6,27,第27页,4.3 对于,SRAM,芯片，假如片选信号一直是有效。问,（1）若读信号有效后，地址仍在改变，或数据线上有,其它电路送来信号，问对读出有什么影响？有什么其,它问题？,（2）若写信号有效后，地址仍在改变，或写入数据仍不,稳定，问对写入有什么影响？有什么其它问题？,答,：（1）若地址改变，则读出数据不稳定（可能读,是不是指定单元内容）；若数据线上还有其它电路送,来信号，则可能发生冲突。,（2）若地址改变，则数据可能写入其它单元（可,能不是写入指定单元）；若数据不稳定，则写入目标,单元数据可能并不是我们需要数据。,28,第28页,4.4下列图是某,SRAM,写入时序图，其中,R/W,是读写命令,控制线，当,R/W,线为低电平时，存放器按给定地址24,A,8,把数据线上数据写入存放器。请指出下列图写入时序中,错误，并画出正确写入时序图。,2159,H,24,A8H,2151,H,地址,数据,R/W,答：,R/W,命令应往后延，写时地址不允许改变,29,第29页,4.5 有一个512,K16,存放器，由64,K1,2164,RAM,芯片组成（芯片内是4个128,128,结构），问,（1）总共需要多少个,RAM,芯片？,（2）采取分散刷新方式，假如刷新间隔不超出2,ms，,则,刷新信号周期是多少？,（3）假如采取集中刷新方式，设读/写周期,T=0.1us,存,储器刷新一遍最少用多少时间？,答,：（1）,（2）2,ms/128=15.6us,（3）1280.1us=12.8us,30,第30页,4.6 某机器中，已知道有一个地址空间为0000,H1FFFH,ROM,区域，现在再用,RAM,芯片（8,K4）,形成一个,16,K8,RAM,区域，起始地址为,H，,假设,RAM,芯片,有,CS,和,WE,信号控制端。,CPU,地址总线为,A15A0，,数据,总线为,D7D0，,控制信号为,R/W（,读/写），,MREQ,（,当存放器进行读或写操作时，该信号指示地址总线上,地址是有效）。要求画出逻辑图。,31,第31页,存放空间分配与芯片,8K8,8K4,8K4,8K4,8K4,容量,片内地址,片选信号,片选逻辑,地址结构,A,15,A,14,A,13,A,12,A,0,8K8,A,12,-A,0,CS,0,A,15,A,14,A,13,0 0,0,8K8,A,12,-A,0,CS,1,A,15,A,14,A,13,0 0,1,8K8,A,12,-A,0,CS,2,A,15,A,14,A,13,0 1,0 ,地址分配与片选逻辑（,A,16,-A,0,）,ROM,RAM,32,第32页,A,15,A,14,A,13,D,7,-D,0,WE CS,8K8,D,7,-D,0,WE CS,8K4,D,7,-D,4,WE CS,8K4,D,3,-D,0,WE CS,8K4,D,7,-D,4,WE CS,8K4,D,3,-D,0,A,12,-A,0,WE,A,9,-A,0,+,+,+,A,15,A,14,A,13,A,15,A,14,A,13,MREQ,33,第33页,第5章 指令系统,5.1,5.2,5.3,5.4,5.5,5.9,34,第34页,5.1 某指令系统指令字长16位，每个操作数地址码长,6位，指令分为无操作数、单操作数和双操作数三类。若,双操作数指令有,K,条，无操作数指令有,L,条，问单操作数,指令最多可能有多少条？,4,6,6,4,/,/,4,6,/,4,6,6,双操作数指令,K,条,单操作数指令,X,条,无操作数指令,L,条,解：(2,4,-,K)2,6,-X2,6,=L,(2,4,-,K)2,6,-X=L/2,6,X=,(2,4,-,K)2,6,-L/2,6,35,第35页,5.2 基址存放器内容为,H（H,表示十六进制），,变址存放器内容为03,A0H，,指令地址码部分是3,FH，,当前正在执行指令所在地址为2,B00H，,请求出变址编,址（考虑基址）和相对编址两中情况访存有效地址,（即实际地址）。,解：变址（考虑基址）：有效地址=(,R,B,)+(R,X,)+D,H+03A0H+3F=23DFH,相对编址：有效地址=(,PC)+D,2B00H+3FH=2B3FH,36,第36页,5.3 接上题,（1）,设变址编址用于取数指令，相对编址用于转移指,令，存放器内存放内容以下：,地址,内容,003,FH,2300,H,H,2400,H,203,FH,2500,H,233,FH,2600,H,23,A0H,2700,H,23,DFH,2800,H,2,B00H,063,FH,请写出从存放器中所取数据,以及转移地址。,（2）若采取直接编址，请写出从,存放器取出数据,解,：（1）数据 2800,H,转移地址 2,B3FH,(,该单元存放下一条要执行指令),（2）若无基址存放器：地址=,D,即为003,FH,数据：2300,H,若有基址存放器：地址=(,R,B,)+D,即为,H+003FH=203FH,数据：2500,H,37,第37页,5.4 加法指令与逻辑加指令区分何在,解：加法指令要考虑低位和高位之间进位；,逻辑加指令不考虑低位和高位之间进位（按位加）,5.5 在以下相关计算机指令系统描述中，选择出正确,答案。,（1）,浮点运算指令对于科学计算计算机是很有必要,，能够提升机器运算速度。,（2）不设浮点运算指令计算机就不能用于科学计算。,（3）处理大量输入输出数据计算机，一定要设置十进,制运算指令。,（4）兼容机之间指令系统是相同，但硬件实现方法,能够不一样。,（5）同一系列中不一样型号计算机，保持软件向上兼容,特点。,38,第38页,（6）在计算机指令系统中，真正必须指令数是不多,，其余指令都是为了提升机器速度和便于编程而引入,。,解：正确是：（1）、（4）、（5）、（6）,5.9 在下面相关寻址方式叙述中，选择正确答案填入,内,依据操作数所在位置，指出其寻址方式：操作数在寄,存器中，为,寻址方式；操作数地址在存放器中，为,寻址方式；操作数在指令中，为,寻址方式；操作数地址,（主存）在指令中，为,寻址方式；操作数地址，为某,一存放器中内容与位移量之和则能够是,寻址方式,直接 存放器 存放器间址 基址 变址,相对 堆栈 马上数,39,第39页,第6章 中央处理器（,CPU）,6.1 6.2 6.3 6.4,6.5 6.6 6.7 6.8,6.9 6.10 6.15 6.16,6.17 6.18,40,第40页,6.1,CPU,结构如图所表示，其中有一个累加存放器,AC，,一,个状态条件存放器和其它四个存放器，各部分之间连线,表示数据通路，箭头表示信息传送方向，要求：,（1）标明图中,a，b，c，d,四个存放器名称。,（2）简述指令从主存取到控制器数据通路。,（3）简述数据在运算器和主存之间进行存/取访问数据,通路。,主存放器,M,a,c,b,AC,d,ALU,状态存放器,微操作信号,发生器,+1,41,第41页,解：（1）,a：,数据缓冲器,DR,b：,指令存放器,IR,c：,主存地址存放器,AR,d：,程序计数器,PC,（2）MIR（b）,控制器,（3）读：,MDRALUAC,写：,ACDRM,6.2,设某计算机运算控制器逻辑图如图6.8（,P,175,），,控,制信号意义见表6.1（,P,174,），指令格式和微指令格式,以下：,指令格式,操作码,Rs,rd,rs1,imm,或,disp,微指令格式,1,2,23,24,35,控制字段,下址字段,其中1-23位代表控制信号见表6.1（,P,174,）,42,第42页,（1）,JMP（,无条件转移（,rs1）+disp）,（2）Load（,从（,rs1）+disp,指示内存单元取数，送,rs,保留,）,（3）Store（,把,rs,内容送到（,rs1）+disp,指示内存单元,）,提醒：先列出各指令执行步骤和所需控制信号，最终再写出编码,解,：,（1）,JMP（,无条件转移（,rs1）+disp）,JMP,rs1,imm,（,disp）,1取机器指令微指令,指令地址送地址总线：,PCAB(1),发访存控制命令：,ADS(21),M/IO#=1(22),W/R#=0(23),从存放器取指令送数据总线,DB,指令送指令存放器：,DBIR(5),程序计数器+1：,PC+1(3),(rs1)+dispPC,43,第43页,2形成转移地址,取两个源操作数（计算地址）：,rs1GR(8),(rs,1,)ALU(10),dispALU(4),加法运算：“+”(13),有效地址送程序计数器：,ALUPC(2),地址,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,35,K,1,0,1,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,0,K+1,0,1,0,1,0,0,0,1,0,1,0,0,1,0,0,0,0,0,0,0,0,k,(2),LOAD,rs,rs1,imm,（,disp）,(rs1)+disp)rs,44,第44页,1取机器指令微指令（略）,2计算地址微指令,取两个源操作数（计算地址）：,rs1GR(8),(rs,1,)ALU(10),dispALU(4),加法运算：“+”(13),有效地址送地址存放器：,ALUAR(19),3取数微指令,数据地址送地址总线：,ARAB(20),发访存控制命令：,ADS(21),M/IO#=1(22),W/R#=0(23),从存放器取数据送数据总线,DB,数据送数据总线：,DB DR(6),4,加法运算和送结果微指令,源操作数送,ALU：DR ALU(12),另一操作数为0,加法运算：”+”(13),送结果：,rs GR(9),ALU GR(17),45,第45页,地址,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,35,K+2,0,0,0,1,0,0,0,1,0,1,0,0,1,0,0,0,0,0,1,0,0,K+3,K+3,0,0,0,0,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,0,K+4,K+4,0,0,0,0,0,0,0,0,1,0,0,1,1,0,0,0,1,0,0,0,0,k,（3）,STOR,rs,rs1,imm,（,disp）,(rs)(rs1)+disp,1取机器指令微指令（略）,2计算地址微指令,取两个源操作数（计算地址）：,rs1GR(8),(rs,1,)ALU(10),dispALU(4),加法运算：“+”(13),有效地址送地址存放器：,ALUAR(19),46,第46页,3取数微指令,取数,：rsGR(9),(rs)ALU(11),另一操作数为0,加法运算：”+”(13),送结果：,ALU DR(18),4,存放数据微指令：,数据地址送地址总线：,ARAB(20),发访存控制命令：,ADS(21),M/IO#=1(22),W/R#=1(23),从存放器取数据送数据总线,DB,数据送数据总线：,DR DB(7),地址,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,35,K+5,0,0,0,1,0,0,0,1,0,1,0,0,1,0,0,0,0,0,1,0,0,K+6,K+6,0,0,0,0,0,0,0,0,1,0,1,0,1,0,0,0,0,1,0,0,0,K+4,K+7,0,0,0,0,0,0,1,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,k,47,第47页,注,：,表示可为任意值，当,ADS=0,时，微指令最终两位不起作用,6.3 按图6.12(,P,178,),给出电路，设,CP=T2CLKCLK2#，,一级门,延迟,a,略少于触发器翻转时间,b,画出,CLK2，CLK2#，CLK，,CP-T1，T1，CP,时间关系图。假如用一级与门实现,CP=T2CLKCLK2，,是否能产生导前于,CP,工作脉冲。,解：,48,第48页,0 1,D C,0 1,D C,T,2,T,1,CLK,CLK,2,CLK,2,CP-T,1,CP=T,2,CLKCLK,2,CP=T,2,CLKCLK,2,CLK,2,CLK,2,CLK,CP-T,1,T,1,CP,CP,答：,CP,波形如上，宽度变窄，且有毛刺，,不能用作工作脉冲,49,第49页,6.4 分析图6.16（,P,180,）,中对,ready#,信号有何要求，说明原因。,假如不能满足要求，则电路怎样修改。,0 1,D C,0 1,D C,T,2,T,1,CLK,CLK,2,+,ready,T,1,答：,ready,必须能包住,CLK2#，,即当,CLK2#,为正脉冲时，应确保,Ready,不发生改变，这么才能确保,CP-T,信号完整性，不产生尖,峰，使,T,能可靠工作。若,ready,不能满足这一要求，可修改图，使,Ready,控制,T,D,端。,50,第50页,0 1,D C,0 1,D C,T,2,T,1,CLK,CLK,2,ready,51,第51页,6.5 从供选择答案中，选出正确答案填入,中,微指令分成水平型微指令和微指令两类，可同时执行若干,个微操作，所以执行指令速度比快。,在实现微程序时，取下一条微指令和执行本条微指令普通是,进行，而微指令之间是。,实现机器指令微程序普通是存放在中，而用户可写控,制存放器则由组成。,供选择答案：,AC：,微指令；微操作；水平型微指令垂直型微指令,D，E：,次序；重合,F，G：,随机存放器（,RAM）；,只读存放器（,ROM）,6.6,某机有8条微指令,I1-I8，,每条微指令所包含微命令控制信,号如表所表示。,52,第52页,微指令,微命令信号,a,b,c,d,e,f,g,h,i,j,I1,I2,I3,I4,I5,I6,I7,I8,a-j,分别对应10种不一样性质微命令信号。假设一条微指令控,制字段为8位，请安排微指令控制字段格式。,53,第53页,解：可能组合,b,f,i j,c f j d i j,e f h,f h i,a,c,d,g,直接控制,直接编译,01-,e,10-f,11-h,O1-b,10-i,11-j,54,第54页,6.7 已知某机采取微程序控制方式，其控制存放器容量为512,48,位，微程序可在整个控制存放器中实现转移，可控制微程序转移,条件共4个（直接控制），微指令采取水平型格式，如图所表示：,微指令字段,判别测试字段,下地址字段,操作控制,次序控制,（1）微指令中三个字段分别应为多少位？,（2）画出围绕这种微指令格式微程序控制器逻辑框图,解,：,（1）,下址字段：512=2,9,，即为9位,判别测试字段：4位（4个条件，直接控制法）,下地址字段：48-9-4=35位,（2）参见,P,187,图6.24,（,BCF,为4，,BAF,为9位）,55,第55页,6.8 在微程序控制计算机中，下一条要执行微指令地址都有那些,可能起源？各发生在什么场所？,答,：（1）开启，由硬件实现取机器指令微指令,（2）指令操作码产生后继微地址,（3）次序执行 （,PC）+1,PC,（4）微程序转移（转移地址）（,PC）+,PC,6.9,参考图6.8（,P,175,），,6.10（,P,177,），,表6.1（,P,174,）,画出下,述3条指令微程序流程图：,（1）,JMP Disp（,相对寻址）,（2）,Load rsrs1（,间接寻址）,（3）,ADD rs rs1（,存放器寻址）,解,：（1）功效（,PC）+disp,PC,（2）,功效(（,rs1）),rs,（3）,功效（,rs）+,（,rs1）,rs,56,第56页,取机器指令,计算转移地址,计算地址,加法计算,取数,加法计算送结果,JMP Disp,Load rsrs1,ADD rs rs1,57,第57页,6.10 假设某计算机采取四级流水线（取指、译码、执行、送结果）,，其中译码可同时完成从存放器取数操作，并假设存放器读/写,操作（允许同时取指和取数）可在一个机器周期内完成，问次序执,行上题3条指令，总共需要多少周期？,解：,取指,译码,PC,(,PC)+disp,取指,译码,间址取数,rs,取指,译码,+,rs,58,第58页,6.15 设有主频为16,MHz,微处理器，平均每条指令执行时间为,两个机器周期，每个机器周期由两个时钟脉冲组成。,问：（1）存放器为“0等候”，求出机器速度。,（2）假如每两个机器周期中有一个是访存周期，需插入1个,时钟周期等候时间，求机器速度。,（“0等候”表示存放器可在一个机器周期完成读/写操作，所以不,需要插入等候时间）,解：（1）16,4=4,MIPS（Instruction Per Second）,（2）16（22+2）=2.67MIPS,6.16,从供选择答案，选出正确答案，填入中,微机,A,和,B,是采取不一样主频,CPU,芯片，片内逻辑电路完全,相同。若,A,机,CPU,主频为8,MHz，B,机为12,MHz。,则,A,机,CPU,主振周期为,s。,如,A,机平均指令执行速度为0.4,MIPS，,那么,A,机平均指令周期为,s,，,B,机平均指令执行为,MIPS。,供选择答案,AC：0.125;0.25;0.5;0.6;1.25;1.6;2.5。,59,第59页,6.17 从供选择答案，选出正确答案，填入中,某机采取两级流水线组织，第一级为取指、译码、需要200,ns,完成操作；第二级为执行周期，大部分指令能在180,ns,内完成，但,有两条指令要360,ns,才能完成，在程序运行时，这类指令所占百分比,为510%。,依据上述情况，机器周期（即一级流水线时间）应选为。两,条执行周期长指令采取方法处理。,A：,180,ns；,190,ns；,200,ns；,360,ns,B：,机器周期选为360,ns,；用两个机器周期完成,6.18 造成流水线阻塞原因有多个。试列举三个造成流水线阻塞原因，并给出其中两个化简办法。,解：略，请见,P,210-214,60,第60页,第7 章 存放系统,7.5,7.6,7.7,7.8,7.9,7.10,7.13,61,第61页,7.5 设某计算机,cache,采取4路组相联映像,已知,cache,容量为,16,KB，,主存容量为2,MB，,每个字块有8个字，每个字有32位。,请回答：,（1）主存地址多少位（按字节编址），各字段怎样划分（各需,要多少位）？,（2）设,cache,起始为空，,CPU,从主存单元0，1，100。,依次读出101个字（主存一次读出一个字），并重复按此次序数,读11次，问命中率为多少？若,cache,速度是主存5倍，问采取,Cache,与无,cache,比较速度提升多少倍？,解,：（1）2,14,/（2,3,2,2,2,2,）=2,7,22,20,/（2,3,2,2,）=2,16,9,7,3,2,主存组号,（,cache,标识）,主存组内页号,（,cache,组号）,块内地址,字节编号,62,第62页,（2）命中率 10/11=91%,速度比 115/（101+15）=55/15=3.67,7.6 设某计算机采取直接映像,cache，,已知容量为本4096,B。,（1）,若,CPU,依次从主存单元0，1，99和4096，4097，,，4195交替取指令，循环执行10次，问命中率为多少？,（2）如,cache,存取时间为10,ns，,主存存取时间为100,ns，cache,命中率为95%，求平均存取时间。,解,：（1）命中率为 0,0,99,4095,0,99,4095,4096,4195,（2）,0.9510+(1-0.95)(100+10),=9.5+5.5=15(,ns),63,第63页,7.7 设可供用户使用主存容量为100,KB，,而某用户程序和数,据所占主存容量超出100,KB，,但小于逻辑地址所表示范围。,问含有虚存与不含有虚存对用户有何影响？,答：因为用户程序和数据超出了实际主存容量，所以每次只,能将一部分程序和数据从辅存调入主存。,若不含有虚存，则调入调出工作必须由用户（程序）来完成；,若含有虚存，则调入调出工作由,MMU,和操作系统完成，整个过,程对用户来说是透明。,7.8 主存放器容量为4,MB，,虚存容量为1,GB（110,9,B），,虚拟,地址和物理地址各为多少位？依据寻址方式计算出来有效地址,是虚拟地址还是物理地址？假如页面大小为4,KB，,页表长度是多,少？,答：虚拟地址 1,GB=2,30,B,即为30位,物理地址 4,MB=2,22,B,即为22位,1GB/4KB=2,30,B/2,12,B=2,18,64,第64页,7.9 设某虚存有以下快表放在相联存放器中，其容量为8个存放单,元。问：按以下三个虚拟地址访问主存、主存实际地址码各是,多少？（设地址均为16进制）,页号,本页在主存起始地址,33,4,25,38000,7,96000,6,60000,4,40000,15,80000,5,50000,30,70000,序号,页号,页内地址,1,15,0324,2,7,0128,3,48,0516,答,：（1）0324+80000=80324,（2）0128+96000=96128,（3）去主存查找（慢表），有可能需要重新分配,65,第65页,7.10 某程序对页面要求序列为,P,3,P,4,P,2,P,6,P,4,P,3,P,7,P,4,P,3,P,6,P,3,P,4,P,8,P,4,P,6,。（1）,设主存容量为3个页面，求,FIFO,和,LRU,替换算法时各,自命中率（假设开始时主存为空）。（2）当主存容量增加到4,个页面时，两替换算法各自命中率又是多少？,（1）,LRU,页面请求,3,4,2,6,4,3,7,4,3,6,3,4,8,4
展开阅读全文
浙ICP备2021020529号-1 | 浙B2-20240490 
