微机电力自动装置原理(课堂PPT).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,1,1,、电力系统自动装置原理的主要内容是什么？,（,1,）电网缺电时同步发电机,如何安全并入电网,；,（,2,）电网电量太多时同步发电机,如何安全从入电网中拆下来；,（,3,）有多台发电机的发电站、场，当电网负荷增加时，如何合理分派每台发电机的发电量，去实现,最佳的经济效益。减少耗煤量。,（,4,）实现以上目标需要什么样的,自动控制装置？,；,（,5,）,实现以上目标需要建立什么样的,数学、物理、控制、模型？,2,2,、如何学习这门课程？,（,1,）抓住以上,5,大内容进行重点学习,（,2,）繁杂模型了解一下就可以了。不要求死记硬背。,（,3,）自动装置的原理要求搞清楚。,（,4,）合闸时间参数。低频减载参数、最佳负荷分配参数要求会计算。,（,5,）作好作业，搞好毕业设计题的准备。,3,3,、成绩的评定,（,1,）、考试成绩,80%-70%,。,（,2,）作业、考勤、纪律,20%,（,3,）其它,0-10%,4,（,1,）自动同步并列装置。,（,2,）发电机的励磁装置。,（,3,）发电机的励磁控制、调节装置。,（,4,）发电机的原动机调速器装置。,（,5,）,PSS,电力系统稳定器。,（,6,）自动调频装置,（,7,）自动低频减载装置。,（,8,）工业控制计算机。,4,、自动装置有哪些,？,5,（,1,）自动同步并列模型。,（,2,）励磁控制、调节器模型、及无功功率分配模型。,（,3,）励磁控制系统动态频率体现模型。,（,4,）电力系统稳定器模型。,（,5,）发电机组功率频率特性模型。,（,6,）电力系统频率特性模型。,（,7,）电力系统自动低频减载模型。,（,8,）电力系统自动经济调度模型。,5,、主要模型有：,6,6,、电力系统的组成,由图,0-1,可知：它是,由火电厂、输电线路、变电所、控制中心、远动通信等组成。,发电厂主要生产电能。它分火电厂和水电厂、核电厂、太阳能发电厂等。,输电线路将发电厂发出的电力送往用户。,变电所将,110KV,变为,10KV 380V,220V,送往用户,.,控制中心对电能进行合理分配,维护电网安全,.,7,远动通信,:,为发电工厂、火电厂、输电线路、变电所、控制中心、提供通信服务。,二、电力系统自动控制的划分,1,、电力系统自动监视和控制：目的是提高系统的安全和经济运行水平。对,火电厂、输电线路,电压，频率负荷平衡情况进行随时监视和控制。,2,、,电厂动力机械自动控制；励磁、稳压、稳频、调速等控制。,3,、电力系统自动装置：发电厂、变电所电气主接线设备运行的控制与操作的自动装置。,8,4,、,电力安全装置,发电厂、变电所等电力系统运行操作的安全装置。,9,8237,的性能概述,6,、允许用,EOP,输入信号来结束,DMA,传送或重新初始,化。,7,、,8237,可以级连以增加通道数。,10,8237,的内部组成与结构,1,、四个独立的,DMA,通道,每个通道包含一个,16,位的基地址寄存器、一个,16,位的基字节数计数器、一个,16,位的当前地址寄存器、一个,16,位的当前字节数计数器、一个,8,位的方 式寄存器。,方式寄存器接收并保存来自于,CPU,的方式控制字，使本通道能够 工作于不同的方式下；,11,8237,的内部组成与结构,2,、定时及控制逻辑电路,在,DMA,请求服务之前，根据初始化编程时设置的工作方式寄存器的内容及命令、在输入时钟的定时控制下，产生,8237A,的内部定时信号和外部控制信号；,12,8237,的内部组成与结构,3,、优先级编码逻辑,对通道进行优先级编码，确定在同时接收到不同通道的,DMA,请求,时，能够确定相应的先后次序。通道的优先级可以通过编程确定为是,固定的或轮流的,。,13,8237,的内部组成与结构,4,、共用寄存器,除每个通道中的寄存器外，还包含一些,共用的寄存器：,1,个,16,位的,地址暂存寄存器,、,1,个,16,位的,字节数暂存寄存器,、,1,个,8,位的,状态寄存器,、,1,个,8,位的,命令寄存器,、,1,个,8,位的,暂存寄存器,、,1,个,4,位的,屏蔽寄存器,和,1,个,4,位的,请求寄存器,等。,14,8237,的内部组成与结构,15,8237,的内部组成与结构,5,、,8237,的数据引线，地址引线都有三态缓冲器，因而可以接也可以释放总线。,16,8237,具有,两种主要的工作周期,，即,空闲,周期,和,有效周期,，每个周期由若干时钟周期所组成。,8237,的工作时序,17,1,空闲周期,当,8237,的任一通道均无,DMA,请求时，则处于空闲周期或称为,SI,状态。,8237,的工作时序,18,空闲周期由一系列的时钟周期组成，在每一个时钟周期，,8237,只,做两项工作,：,（,1,）采样各通道的,DREQ,请求输入线，只要无,DMA,请求，则其始终停留在,SI,状态；,8237,的工作时序,19,（,2,）由,CPU,对,8237,进行读,/,写操作，只要,CS,信号有效，则表明,CPU,要对,8237,进行读,/,写操作，当,8237,采样,CS,为低电平而,DREQ,也为低，则进入,CPU,对,8237,的编程操作状态。,8237,的工作时序,20,CPU,对,8237,进行读,/,写操作时，由地址信号,A,3,A,0,选择,8237,的内部寄存器,(,组,),，由读,/,写控制信号控制读,/,写操作。,8237,内部地址寄存器和字节数计数器为,16,位，而数据线仅为,8,位。,8237,内部有一个高,/,低字节触发器，称为,字节指针寄存器,，可以控制,8,位信息是,写入,16,位寄存器的高,8,位还是低,8,位,该触发器的状态交替变化，当其状态为,0,时，进行低字节的读,/,写操作；而当其状态为,1,时，则进行高字节的读,/,写操作。,8237,的工作时序,21,2,有效周期（,Active Cycle,）,当处于空闲状态的,8237,的某一通道接收到外设提出的,DMA,请求,DREQ,时，它立即向,CPU,输出,HRQ,有效信号，在未收到,CPU,回答时，,8237,仍处于编程状态，又称初始状态，记为,S,0,状态,。,经过若干个,S,0,状态后，当,8237,收到来自于,CPU,的,HLDA,应答信号后，则进入工作周期，或称为有效周期，或者说,8237,由,S,0,状态进入了,S,1,状态,。,8237,的工作时序,22,2,有效周期（,Active Cycle,）,S,0,状态是,DMA,服务的第一个状态，在这个状态下，,8237,已接收了外设的请求，向,CPU,发出了,DMA,请求信号,HRQ,，但尚未收到,CPU,对,DMA,请求的应答信号,HLDA,；,而,S,1,状态则是实际的,DMA,传送工作状态，当,8237,接收到,CPU,发来的,HLDA,应答信号时，就可以由,S,0,状态转入,S,1,状态，开始,DMA,传送。,8237,的工作时序,23,2,有效周期（,Active Cycle,）,在内存与外设之间进行,DMA,传送时，通常一个,S,1,周期由,4,个时钟周期组成，即,S,1,、,S,2,、,S,3,、,S,4,，但当外设速度较慢时，可以插入,S,W,等待周期；,而在内存的不同区域之间进行,DMA,传送时，由于需要依次完成从存储器读和向存储器写的操作，所以完成每一次传送需要,8,个时钟周期，,在前四个周期,S,11,、,S,12,、,S,13,、,S,14,完成从存储器源区域的读操作；,后四个时钟周期,S,21,、,S,22,、,S,23,、,S,24,完成,向存储器目的区域的写操作。,8237,的工作时序,24,8237,的外部结构,8237,的引线及功能,1,、,A,0,A,3,：双向地址线,，,CPU,输出的,A,0,A,3,用于选择,8237,的内部寄存器，,8237,输出的,A,0,A,3,是地址的最低,4,位。,2,、,A,4,A,7,：三态输出线，在,DMA,时用来输出地址的,A,4,A,7,。,25,8237,的外部结构,（续）,3,、,DB,0,DB,7,：双向数据线，,CPU,用其对,8237,内部寄存器进行读写。,DMA,传送开始时，高位地址的,A,15,A,8,经过,DB,0,DB,7,线送出锁存。,在同时利用通道,0,和通道,1,进行存储器到存储器的传送时，从原存储单元读出的数据经数据线进入,8237,内部暂存，然后经数据线写入目的存储单元。,26,8237,的外部结构,（续）,4,、,IOR,：双向、,I/O,读信号、低电平有效。,8237,作为从属器件时，,IOR,信号为输入，配合片选信号,CS,，由,CPU,读,8237,内部寄存器。,8237,作为主控器件时，输出,IOR,信号，以读取外设的数据而写入存储器。,5,、,IOW,：双向、低电平有效。和,IOR,类似，信号传送方向视,8237,在总线上的地位而定。,27,8237,的外部结构,（续）,6,、,MEMW,：输出、低电平有效、,DMA,存贮器写信号。,7,、,MEMR,：输出、低电平有效、,DMA,存贮器读信号。,28,8237,的外部结构,（续）,8,、,ADSTB,：输出、地址选通、高电平有效。,8237,的数据线,DB,0,DB,7,供,DMA,地址信号,A,15,A,8,分时使用，当,ADSTB,信号有效时，,DB,0,DB,7,上出现的是,DMA,地址高字节,被此信号选通进入外部锁存器,(,如,LS373),。,29,8237,的外部结构,（续）,9,、,AEN,：输出、,DMA,地址允许信号，高电平有效。有效时，允许,DMA,控制器送出地址信号而禁止,CPU,地址线接通系统总线；只有当其为低电平时，才允许,CPU,控制系统总线上的地址信号。,30,8237,的外部结构,（续）,10,、,CS,：输入、片选信号，低电平有效，,CPU,控制总线时，用该信号选中,8237,进行,I/O,读写操作。,11,、,RESET,：输入、复位信号、高电平有效，复位后屏蔽寄存器置,1,，其余寄存器均清,0,。,31,8237,的外部结构,（续）,12,、,READY:,准备好输入信号，表示进入,DMA,的外设已为读写准备好，否则在总线周期中需插入等待状态,S,W,。,32,8237,的外部结构,（续）,12,、,HRQ,：输出，,8237,对,CPU,的总线请求信号,连接到,CPU,的,HOLD,信号，用于请求系统总线的控制权。,13,、,HLDA,：输入，,CPU,应答,8237,的总线响应信号。,33,8237,的外部结构,（续）,14,、,DREQ,0,DREQ,3,：输入，外设对,8237,四个通道分别提出的,DMA,请求信号，其有效极性可编程设定。,DREQ,信号须保持到相应信号,DACK,有效后方可撤销。,复位后规定高电平有效。,34,8237,的外部结构,（续）,15,、,DACK,0,DACK,3,：输出，,8237,给外部的响应信号，其有效极性可编程设定。复位后规定低电平有效。,16,、,CLK,：时钟输入。,35,8237,的外部结构,（续）,17,、,EOP,：双向、,DMA,过程结束信号，低电平有效。若,8237,中任一通道进入,DMA,过程，当其字节计数结束时，即输出,EOP,有效。若,DMA,计数未完，但外部输入有效,EOP,信号，则强制结束,DMA,过程。,只要,EOP,有效，即复位内部寄存器。,36,8237,的每个通道均有自身的方式寄存器，从而可独立的选择不同的工作方式和操作类型。,8237,的工作方式,37,每次,DMA,过程仅传送一个字节数据，当前字节数计数器减,1,，当前地址寄存器加,1,或减,1,，然后向,CPU,交换总线控制权。,单字节传输方式,38,DMA,过程一直将数据传送完才结束。,块传输方式,39,DMA,过程一直将数据传送完才结束，但每传一个字节，即检查,DREQ,是否有效，若有效，则继续，否则，停止。,请求传输方式,40,为扩展,DMA,通道数，可将一片主,8237,和几片从,8237,进行级联。,级联方式,41,图,5.34 8237,级联方式工作框图,图,5.34 8237,级联方式工作框图,42,1,、接口到存贮器的传送。,2,、存贮器到接口。,3,、存贮器到存贮器。,传送类型,43,8237,的优先级：,1,、固定优先级：通道,0,最高，通道,3,最低,2,、循环优先级,优先级,44,8237,有,4,个独立的,DMA,通道及若干内部寄存器。,8237,的内部寄存器,45,基地址寄存器、当前地址寄存器：,存放起始地址，工作过程中，基地址寄存器不变，而当前地址寄存器在每次传送后自动加,1,或减,1,。,8237,的内部寄存器（续）,46,其中，自动预置,=,自动预置起始地址和字节数；,校验传送只产生地址并响应,EOP,。,8237,的内部寄存器：方式寄存器,47,8237,的内部寄存器：命令寄存器,48,8237,的内部寄存器：请求寄存器,相当于外部产生一个有效的,DREQ,请求信号。,49,8237,的内部寄存器：屏蔽寄存器,8237,的单通道屏蔽字,50,8237,的内部寄存器：屏蔽寄存器（续）,8237,的四通道屏蔽字,51,8237,的内部寄存器：状态寄存器,52,8237,占用,16,个连续的,I/O,端口地址，由地址信号,A,3,A,0,选择内部寄存器。,8237,的内部寄存器的寻址,53,8237,的内部寄存器的寻址（续）,54,8237,的内部寄存器的寻址（续）,55,1,8237,的寻址及连接,各通道的寄存器通过和地址线,A,3,A,0,规定不同,的地址，高低字节由字节指针触发器来决定。,方式寄存器每通道一个，但仅分配,一个端口地址，靠方式控制字的,D,1,和,D,0,位来区分不同通道。,8237,的编程及应用,56,2,8237,在系统中的典型连接,8237,只能输出,A,0,A,15,16,位地址信号。,在,8086/88,系统中，地址线有,20,条，即,A,0,A,19,。,为了在,8086/88,系统中使用,8237,实现,DMA,，需要用硬件提供一组,4,位的页寄存器。,8237,的编程及应用,57,2,8237,在系统中的典型连接,通道,0,、,1,、,2,、,3,各有一个,4,位的页寄存器。,在进行,DMA,传送前，可利用,I/O,地址来装入和读出页寄存器。进行,DMA,传送时，,DMAC,将,A,0,A,15,放在系统总线上，同时页寄存器把,A,16,A,19,也放在系统总线上，形成,A,0,A,19,这,20,位地址信号实现,DMA,传送。,8237,的编程及应用,58,20,位地址的产生：,页寄存器,59,PC,机中,8237,的连接,利用,74LS138,译码器产生,8237,的,CS,，,8237,的接口地址可定为,000H00FH,(,注：在译码时,XA4,未用,),。,8237,利用页寄存器,74LS670,、三态锁存器,74LS373,和三态门,74LS244,形成,系统总线的地址信号,A,0,A,19,。,60,PC,机中,8237,的连接,8237,的部分控制信号接到,74LS245,上，,当芯片,8237,空闲时，,CPU,可对其编程，加控制信号到,8237.,而在,DMA,工作,周期，,8237,的控制信号又会形成系统总线的控制信号。,同样，数据线,XD,0,XD,7,也是通过双向三态门,74LS245,与系统数据总线相连接。,61,对,8237,初始化之前，必须对,8237,进行复位，利用,RESET,信号或软件命令均可使,8237,复位。,复位后，,8237,内部的屏蔽寄存器被置位而其它所有寄存器被清,0,，,复位操作使,8237,进入空闲状态，,这时才可对,8237,进行初始化操作。,8237,的初始化,62,我们抽出,PC,机中,BIOS,对,8237,初始化部分进行说明：,1,、为了对,DMAC 8237,初始化，首先进行总清。,总清时只,要求对总清地址进行写操作并不关心写入什么数据。,8237,的初始化,63,2,、对,8237,的,4,个通道的基地址寄存器与当前地址寄存器、基字节数寄存器及当前字节数寄存器先写入,FFFFH,，再读出比较，看读写操作是否正确。,若正确，再写入,0000H,，同样读出校验，若仍正确则认为,DMAC,工作正常，就开始对其初始化。若比较时发现有错，则执行停机指令。,8237,的初始化,64,3,、程序对,8237,的通道,0,初始化。,在,PC,机中，通道,0,用于产生对动态存储器的刷新控制。,利用可编程定时器,8253,每隔,15.0857,s,向,DMAC,提出,1,次请求。,DMAC,响应后向,CPU,提出,DMA,请求。获得总线控制权后，使,CPU,进入总线放弃状态。,在此,DMA,期间，,DMAC,送出刷新行地址，并利用,DACK,0,控制产生各刷新控制信号，对,DRAM,一行进行刷新。,一行刷新,结束，,HRQ,变为无效，退出,DMA,。,8237,的初始化,65,OUT DMA+0DH,，,AL,；总清,8237,MOV DS,，,BX,MOV ES,，,BX,；初始化,DS,和,ES,MOV AL,，,0FFH,OUT DMA+1,，,AL,OUT DMA+1,，,AL,；通道,0,的传送字节数为,；,64K,字节，,先写低位，后写高位,MOV DL,，,0BH,；使,DX=000BH(,方式字地址,),8237,的初始化,66,MOV AL,，,58H,OUT DX,，,AL,；写方式字，单字节传送方式，每次传送行地址,MOV AL,，,0,；尔后地址自动加,1,，允许自动预置,OUT DMA+8,，,AL,；写入命令字,OUT DMA+10,，,AL,；写入屏蔽字,(,单通道屏蔽字,),8237,的初始化,67,以,8237,从存储器把数据传送到接,口为例，说明其初始化及工作过程,.,初始化及工作过程,68,图中接口请求传送数据的信号经触发器,74LS74,的,Q,端形成，由三态门输出作为,DMA,请求信号。,当,DMAC,响应接口请求时，送出存储器地址和信号，使选中存储单元的数据出现在数据总线上。,初始化及工作过程,69,DMAC,送出,IOW,控制,信号，将存储单元的数据锁存在三态锁存器,74LS374,中。,开始传送前，应当送出接口有效信号。,在接口请求,DMA,传送时，由逻辑电路产生控制信号，使,CPU,暂停执行指令，同时将总线形成电路的输出置高阻。,初始化及工作过程,70,INITADM,：,OUT DMA+0DH,，,AL,；总清,MOV AL,，,40H,OUT DMA+2,，,AL,；送地址低字节到通道,1,MOV AL,，,74H,OUT DMA+2,，,AL,；送地址高字节到,；通道,1,，,7440H,为通道基地址,MOV AL,，,80H,OUT PAG,，,AL,；送页地址,1000B,初始化程序,71,MOV AL,，,64H,OUT DMA+3,，,AL,；送传送字节数,；低字节到 通道,1,MOV AL,，,0,；,0064H,表示,100,个字节,OUT DMA+3,，,AL,；送传送字,；节数高字节到通道,1,MOV AL,，,59H,；通道,1,方式字,；读操作，单字节传送,OUT DMA+11,，,AL,；地址递增，自动预置,初始化程序,72,MOV AL,，,0;,命令字：允许工作，,;,固定优先级,OUT DMA+8,，,AL,；,DACK,有效,OUT DMA+15,，,AL,；写入四通道屏,；蔽寄存器，规定允许,4,个通道均,；,可请求,DMA,传送。,初始化程序,