Altium Demo系列_信号完整性分析SI仿真.docx

信号完整性分析 SI 仿真 DemoAltium Designer 的 SI 仿真功能，可以在原理图阶段假定 PCB 环境进行布线前预仿 真，帮助用户进行设计空间探索，也可以在 PCB 布线后按照实际设计环境进行仿 真验证，并辅以虚拟端接，参数扫描等功能，帮助用户考察和优化设计，增强设计 信心。1. 在 Windows 下打开 SI_demo 子目录，双击打开演示案例项目SI_demo.prjpcb，当前项目树中只有一页原理图 SI_demo.schdoc，双击 SI_demo.schdoc 打开原理图。观察到图中有 U2 和 U3 两个 IC 器件。2. 为器件指定 IBIS 模型(如果元件库中该器件已有正确的 IBIS 模型，则可跳过步骤 2)通过双击器件 U2 ，弹出以下窗口：1点击 Add 右边的下拉箭头，选择 Signal Integrity，为器件 U2 指定 SI 仿真用 的 IBIS 模型。在弹出的 SI 模型选择窗口中点击Import IBIS，选择 U2 对应的 IBIS 模型文件导入，本例中 U2 的 IBIS 模型文件为 SI_demo 文件夹中的文件5107_lmi.ibs，后面各窗口一直点击OK ，直到回到原理图界面， U2 的模型设定完成。双击器件 U3，按照同样的步骤为 U3指定 IBIS 模型，其对应的 IBIS 模型文件为： edd2516akta01.ibs23. 为关注的网络设定规则通过点击主菜单下的 Place-Directives-Blanket，放置一个方框，将所关注的网络名称框住(本例中已经框住了 LMID00-LMID15 共 16 位数据总线)。然后同样通过 Place-Directives-PCB Layout, 放置一个 PCB Rule 规则符号，置于方框的边界上。3双击 PCB Rule 符号，编辑规则的属性，在以下窗口中依次点击红色矩形标记的按钮或填入相应的值：4经过以上步骤，为 LMID00-LMID15 这 16 根信号线添加了一条规则： 上升沿 overshoot 小于 300mV (本例中已经预先设置，用户只需按步骤观察确认)。 按照同样的方法，用户也可以添加类似的规则，对上升沿 undershoot，下降 沿 overshoot，下降沿 undershoot 等进行约束。4. 进入预仿真点击主菜单 Tools-Signal Integrity，进入 SI 仿真。系统会根据预先设定的 PCB 条件对所有存在 IBIS 模型的信号网络进行快速扫描，将结果显示在弹出 的窗口中：5通过点击左下角的 Menu-Setup Options 可以修改预先设定的 PCB 条件。此 处传输线特性阻抗 Track Impedance 假定为 50 欧姆，线长 Track Length 假定为 1000mil：还需要对 Supply Nets 和 Stimulus 进行如下设定(本例已经预设)：6设定完成后点击 Analyze Design ，即可按照新的设定条件仿真。在快速扫描仿真结果显示窗口中，观察所有信号是否满足步骤 3 中设定的 PCB Rule 规则(Status 为 Passed 或 Failed)。75. 如需详细观察某信号(如 LMID03)的波形，可以选中该信号然后点击右侧 的箭头，将该信号置入右侧小窗口，然后点击下方 Reflection Waveforms，观察信号的实际波形：8可以看到，在当前情况下，波形十分理想，满足设计要求。此时，用户往往 想要知道，在实际 PCB 设计中，如果条件与预先设定的情况有偏差，比如 线长超过 1000mil，是否仍然能达到这样的效果，或者说线长增加到何种程 度，将会使信号恶化到不能满足要求，这就是设计空间的探索。6. 设计空间探索在步骤 4 中，通过改变预设的 Track Length，可以观察不同线长情况下，信号的变化。将线长改为 10000mil ，得到以下结果：线长改为 5000mil:9线长改为 3000mil:由此可以推断， 3000mil 以内的线长是安全的，因此可以在 PCB 设计时通过 定义 PCB 规则来约束 LMID00-LMID15 这组总线的长度不超过 3000mil.7. PCB 布线后的仿真验证PCB 布线完成后， Altium Designer 将会根据实际 PCB 中环境进行 SI 仿真，以 验证实际的 PCB 设计是否满足要求。10在本例中，右键点击 project 文件 SI_demo.prjpcb，选择 Add Existing to Project，将 SI_demo 目录中的 SI_demo.pcbdoc 文件加入项目中(即： PCB布线完成)。双击打开 SI_demo.pcbdoc 文件，首先对 PCB 的叠层设置进行确认，点击主菜单 Design-Layer Stack Manager:通过双击每一层的名称，可以在弹出的窗口中修改该层的厚度与介电常数 (对于介质层)， Altium Designer 会自动根据输入的叠层情况计算出 PCB 传 输线的阻抗用于 SI 仿真，而此时的线长也由 Altium Designer 自动根据 PCB 布线进行提取。(本例中叠层已预设，用户只需观察确认)11仿照步骤 4 中的操作，点击 Tools-Signal Integrity，进入 SI 快速扫描，得到结果如下：其中 LMID15 显示 Failed，其上升沿 Overshoot 达到 350mV。仿照步骤 5，单独观察 LMID15 的波形：12考虑两个方法对 LMID15 进行优化：一是缩短线长，在 PCB 中观察其走线过 长，可以通过修改走线进行优化(此处不再赘述)；二是通过加入端接来减 小 Overshoot.8. 虚拟端接优化Altium Designer 提供了虚拟端接的功能，在不修改设计文件的情况下，模拟 端接进行仿真，寻找到最佳的端接优化方案以后再应用到实际设计中。针对步骤 7 中的 LMID15，选择串联端接，输入串联电阻值 33 欧，点击 Reflection Waveform：观察端接前后的波形比对，其中绿色波形为 Receiver 端优化后的波形，确定 此时的 Overshoot 已经远远低于设定阈值，优化后的设计满足要求：139. 参数扫描步骤 8 中如果对端接电阻的值无法确定，可以采用参数扫描的方式进行观 察，下图中勾选 Perform Sweep，设定扫描步数为 10，设定扫描的最小值和最大值分别为 10 欧和 60 欧：14Altium Designer 将会从 10 欧到 60 欧等间距选取 10 个值进行扫描，得到一组曲线：可以分别点击单个曲线右侧的名称进行观察，选择最佳方案：注： 本 DEMO 仅为帮助用户掌握 Altium Designer 的 SI 仿真功能用，演示软件功能和操作步骤为主，其中具体的设计参数值或与 实际情况有偏差，仅供参考。15