用移位寄存器设计一个串行累加器.doc

设计一个串行累加器
一、实验目的
1．学习中规模双向移位寄存器逻辑功能集成电路的使用方法。
2．熟悉移位寄存器的应用一一构成串行累加器和环形计数器。
二、实验内容及要求
用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器Ra和Rb中的两个二进制数A、B按位相加，其和存于移位寄存器Ra中。
三、设计过程
累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存在累加器中。串行累加器结构框图如图2所示。
设开始时，被加数和加数已分别存入累加寄存器和加数寄存器。进位触发器D已被清零。在第一个脉冲到来之前，全加器各输入、输出端的情况为：
An＝A0，Bn＝B0， Cn-1＝0，Sn＝A0+B0+0＝S0，Cn＝C0
在第一个脉冲到来之后，S0存入累加器和移位寄存器的最高位，C0存入进位触发器D端，且两个移位寄存器中的内容都向右移动一位。全加器各输出为：
Sn＝A1+B1+C0＝S1，Cn＝C1
在第二个脉冲到来之后，两个移位寄存器中的内容都又向右移动一位，S1存入累加器和移位寄存器的最高位，原先存入的S0存入次高位，C1存入进位触发器D端，全加器各输出为：
Sn＝A2+B2+ C1＝S2，Cn＝C2
。。。。。。
移位寄存器是具有移位功能的寄存器。移位的方向取决于移位控制端S的状态。本实验用的双向移位寄存器74LS194逻辑功能如下表1所示，引脚排列见图1。

表1　　74LS194逻辑功能
序号
输　　　　入　　　端
输出
功能
清零
控制信号
串行
时钟CP
并行
Q0 Q1 Q2 Q3
CR
S1 S0
SR　　　SL
D0 D1 D2 D3
1
0
×　×
× ×
×
× × × ×
0 　0 0 0
清零
2
1
×　×
× ×
1(0)
× × × ×
Qn0 Qn1 Qn2 　Qn3
不变
3
1
1　　1
× ×
↑
A B　C　D
A B　C　D
并行输入
4
1
0　 1
1 ×
↑
× × × ×
1　Qn0　 Qn1 Qn2
右移
5
1
0　　1
0 ×
↑
× × × ×
0　Qn0　 Qn1 Qn2
6
1
1　　0
× 1
↑
× × × ×
Qn1 Qn2 Qn3 1
左移
7
1
1　　0
× 0
↑
× × × ×
Qn1 Qn2 Qn3 0
8
1
0　　0
× ×
×
× × × ×
Qn0 Qn1 Qn2 　Qn3
保持

图1 　　74LS194引脚排列 　 　图2　　串行累加器结构框图

四、实验用仪器、仪表
数字电路实验箱、万用表、74LS194、74LS183、74LS74等
五、实验步骤
1. 检查导线及器件好坏（即加上电源后，按74LS194、74LS183、74LS74的功能表进行检测）。
2. 按上图连接电路。74LS194（A、B ）的D0、 D1、D2、 D3分别接逻辑开关（A＝0011，B＝0001，A＋B＝0100）检查无误后接通电源。
3. 送数：令74LS194（A、B ）的CR＝1，S1＝S0＝1，CP输入手动脉冲，用并行送数方法将四位被加数0011和四位加数0001分别送入寄存器和B中。
4. 触发器置零：使74LS74的先为低电平，再变为高电平。
5. 令CR＝1，S1＝0，S0＝1，连续输入4个CP脉冲，观察两个寄存器输出状态变化并检查是否正确，如有故障设法排除。
6. 保持：令74LS194（A）的CR＝1，S1＝S0＝0。
7. 送数：令74LS194（B）的CR＝1，S1＝S0＝1，CP输入手动脉冲，用并行送数方法将0011送入寄存器B中。
8. 触发器置零：使74LS74的先为低电平，再变为高电平。
9. 令74LS194（A、B ）的CR＝1，S1＝0，S0＝1，连续输入4个CP脉冲，观察两个寄存器输出状态变化并检查是否正确，如有故障设法排除。
10. 结果无误后记录数据后拆线并整理实验设备。

实验数据如下：

A寄存器
B寄存器
CP
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
0
0
0
1
1
0
0
0
1
1
0
0
0
1
0
0
0
0
2
0
0
0
0
0
0
0
0
3
1
0
0
0
0
0
0
0
4
0
1
0
0
0
0
0
0
5
0
1
0
0
0
0
1
1
6
1
0
1
0
0
0
0
1
7
1
1
0
1
0
0
0
0
8
1
1
1
0
0
0
0
0
9
0
1
1
1
0
0
0
0

A寄存器
B寄存器
S1
S0
说明
CP
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
1
0
0
1
1
0
0
0
1
1
1
置数
2
0
0
0
1
0
0
0
0
0
1
右移
3
0
0
0
0
0
0
0
0
0
1
右移
4
1
0
0
0
0
0
0
0
0
1
右移
5
0
1
0
0
0
0
0
0
0
1
右移

1
0
1
0
0
0
0
1
1
1
1
置数
2
1
0
1
0
0
0
0
1
0
1
右移
3
1
1
0
1
0
0
0
0
0
1
右移
4
1
1
1
0
0
0
0
0
0
1
右移
5
0
1
1
1
0
0
0
0
0
1
右移

实验证明，实验数据与设计值完全一致。设计正确。

六、设计和实验过程的收获与体会。
1、设计过程的收获与体会：
① 设计前要确定是用左移还是右移法。因为这关系到最高位的问题。
② 为避免延时的问题，选用的集成块均为升沿触发或均为降沿触发。
③ 可用Electronics Workbench进行仿真。以验证设计正确与否。
2、实验过程的收获与体会：
①　CC40194的CR、S1、S0端不能悬空；
② 出现故障时，首先检查电源，然后检查CP，CR、S1、S0端的电平状态。如不相符，则可能存在断路现象。如相同，可能存在设计或接线错误，或者可能器件已损坏。
③ 实验逻辑电路图最好把集成块的引脚标上，以便接线和检查。
④ A+B＋C≤1111，当相加的数多于4位时，可把几块移位寄存器用级连的方法来扩展，否则寄存器无法寄存完整的和。