一种基于FPGA的数字射频处理方案设计_潘杰.pdf

2023年第47卷第4期108器 件 与 应 用器 件 与 应 用arts and ApplicationsP文献引用格式：潘杰，李茂全.一种基于 FPGA 的数字射频处理方案设计 J.电声技术，2023，47（4）：108-111.PAN J,LI M Q.A scheme of design on digital radio frequency processing based on FPGAJ.Audio Engineering，2023，47（4）：108-111.中图分类号：TN791 文献标识码：A DOI：10.16311/j.audioe.2023.04.031一种基于 FPGA 的数字射频处理方案设计潘 杰1，李茂全2（1.江西技师学院，江西 南昌 330200；2.江西省防汛信息中心，江西 南昌 330009）摘要：针对发射机需要实现多个频率播音的需求，射频处理和射频分配单元需要自适应不同的载波频率。设计数字射频处理方案，以满足不同播音频率的需求。该方案基于现场可编程门阵列（FieldProgrammableGateArray，FPGA）锁相环（PhaseLockedLoop，PLL）技术，利用输入标准的倍频中波载频，设计锁相环模块和分频模块，得到信号处理所需的载波时钟、音频信号采样率转换时钟以及复合音频信号发送所需的高速串行时钟。实际运行测试结果表明，该方案可以实现复合音频信号与载波射频信号同步输出，控制功放模块的开通与关断。同时，该方案可以满足不同播音频率的切换，无须更改射频处理模块，通用性较高。关键词：现场可编程门阵列（FPGA）；射频处理；射频分配；锁相环（PLL）；载波同步A Scheme of Design on Digital Radio Frequency Processing Based on FPGAPANJie1,LIMaoquan2(1.JiangxiTechnicianCollege,Nanchang330200,China;2.JiangxiProvincialInformationCenterofFloodControl,Nanchang330009,China)Abstract:Inviewoftherequirementthatthetransmitterneedstobroadcastatmultiplefrequencies,theRFprocessingandRFdistributionunitneedstoadapttodifferentcarrierfrequencies.DesignadigitalRFprocessingschemetomeettheneedsofdifferentbroadcastingfrequencies.BasedonthePhaseLockedLoop(PLL)technologyofFieldProgrammableGateArray(FPGA),thisschemedesignsaphase-lockedloopmoduleandafrequencydivisionmodulebyusingtheinputstandardfrequency-doubledwavecarrierfrequency,andobtainsthecarrierclockneededforsignalprocessing,thesamplingrateconversionclockofaudiosignalandthehigh-speedserialclockneededforcompositeaudiosignaltransmission.ThepracticaltestresultsshowthattheschemecanrealizethesynchronousoutputofcompositeaudiosignalandcarrierRFsignal,andcontroltheturn-onandturn-offofpoweramplifiermodule.Atthesametime,theschemecansatisfytheswitchingofdifferentbroadcastingfrequencieswithoutchangingtheRFprocessingmodule,anditishighlyuniversal.Keywords:FieldProgrammableGateArray(FPGA);radiofrequencyprocessing;radiofrequencydistribution;PhaseLockedLoop(PLL);carriersynchronization0 引 言中波频率发射机可实现多个不同频率的播音任务，能够作为机房中的备机，实现播音频率的快速切换，对于保障实际播音具有重要的意义。由于需要满足不同频率的播音需求，射频处理单元要实时匹配载波频率，并合成输出不同载波调制的调幅波。针对这一问题，文章基于现场可编程门阵列（Field Programmable Gate Array，FPGA）设计了数字射频信号处理和分配方案。实际运行结果表明，该方案可以实现复合音频信号与载波信号的严格同步输出，通过载波同步信号控制功放模块的开通与关断，实现调幅输出。同时，该射频处理模块可以自适应不同中波载波频率，无须更改内部设计，简化了频率切换所带来的射频处理问题。1 数字信号射频合成原理发射机射频系统主要由音频射频处理模块、分配射频模块、模块控制板以及功放模块等单元组成1-2。其中，音频射频处理模块、分配射频模块作者简介：潘 杰（1990），男，硕士，工程师，研究方向为电子信息技术、数字信号处理及物联网应用技术等。2023年第47卷第4期109Parts and ApplicationS器 件 与 应 用器 件 与 应 用以及模块控制板主要完成载波射频信号的处理与分配，控制功放模块的开通与关断。功放模块受前端与载波同步的开关信号控制，其开通数目取决于该时刻的音频调制信号。功放模块输出电压通过高频变压器串联叠加方式进行功率合成，输出调幅波3-4。发射机射频处理及分配流程如图 1 所示。音频射频处理模块根据外部输入的倍频载波频率，利用 FPGA 内部的锁相环（Phase Locked Loop，PLL）模块生成 16 倍载波频率（以下简称位频），通过设计分频模块得到载波频率，利用串行数字音频（Inter-IC Sound，I2S）数据传输模式将位频和载频结合复合音频信号发送给分配板5。分配射频模块主要接收来自音频板的载波信号和位频，设计载波时钟分配模块，将位频重新进行分频得到载波同步参考频率。模块控制板接收来自分配板 I2S结构串行复合音频数据，对串行数据进行解码，解码后的信号通过合成器母板送到所控制的功放模块，从而控制功放模块的开通与关断。2 射频处理与分配方案设计2.1 音频射频处理模块设计为了满足发射机射频系统的需求，针对射频处理和射频分配进行研究与设计。音频射频处理模块设计框图如图2所示，包括PLL模块和分频模块。PLL 模块完成对外部输入倍频射频信号，分频模块则对 PLL 模块产生的倍频信号进行不同的分频，得到所需的各频率分量。由于 PLL 模块输入参考时钟是 10 倍固定载波频率，针对不同载波频率的需求，PLL 模块设置输出的倍频系数保持不变。分频模块输出各频率分量提供给音频信号异步采样率转换模块使用6，输出的载频给音频信号处理模块和串行数据发送模块使用。PLL 模块设计如图 3 所示，其中 RESET 信号PLL分频模块16*Fc音频射频处理模块信号处理分配射频模块载波时钟分配模块载频Fc模块控制板位频16*Fc并行输出功放模块功放模块 频率合成器载频Fc位频8*Fc10*Fc图 1 发射机射频处理及分配流程FPGA10*FcPLL分频模块16*FcASRC帧频 Fc/8 ASRC位频 8*Fc 载频 Fc位频 16*Fc 异步采样率转换器串行数据发送信号处理图 2 音频射频处理模块设计图 3 PLL 模块设计2023年第47卷第4期110器 件 与 应 用器 件 与 应 用arts and ApplicationsP是复位信号，高电平时对 PLL 模块进行复位，PLL_LOCKED 信号则用来监测 PLL。在工作异常情况下，当输出时钟与输入时钟锁定时，PLL_LOCKED 信号为高电平，否则输出低电平。FC_16 是利用 PLL 进行 8/5 倍频得到的 16 倍载波频率。分频模块设计如图 4 所示。图 4 分频模块设计2.2 分配射频模块设计音频射频处理模块输出的载频（帧频）、位频以及复合音频信号通过数字视频接口（Digital Visual Interface，DVI）传输给分配射频模块。分配射频模块设计如图 5 所示。对接收的复合音频信号进行信号编码得到模块开关控制信号，并对其进行串行数据同步分配。此外，利用接收的位频信号设计射频信号分配模块，得到模块控制板所需的载频（帧频）和位频信号。将这两个时钟信号同串行数据进行同步，传输至模块控制板。射频信号分配模块设计如图 6 所示。接DVI口射频信号分配模块SBCLK16倍载频FCLK 帧频/载波SBCLK 位频SDOUT 12bits 音频复合信号音频复合信号接收模块信号编码模块开关控制信号分配模块串行数据同步分配帧频/载波位频FCLKSBCLKSDOUTFPGA图 5 分配射频模块设计图 6 射频信号分配设计3 方案仿真及实测分析3.1 方案仿真利用 Altera 公司提供的 Quartus II 软件7，对设计的方案进行仿真分析。音频板射频处理和分配设计仿真结果如图 7 所示。16 倍载频经过分频模块，输出载频、位频、SRC_FC 以及其他所需频率分量。从仿真结果可以看出，分频模块功能符合设计要求，通过分频模块可以得到实际所需的不同时钟信号，如载频等。3.2 实测数据分析通过对设计方案的仿真分析，利用 Quartus II软件提供的嵌入式逻辑分析仪 SignalTap 对运行的模块进行实测分析8。发射机开机，实时对音频板射频输出和分配板射频输出进行采样。音频射频处理和分配测试结果如图 8 所示。图 7 音频板射频处理和分配设计仿真图 8 实际音频射频处理和分配测试结果2023年第47卷第4期111Parts and ApplicationS器 件 与 应 用器 件 与 应 用频率合成器输入 10 倍载频频率到音频射频处理模块中，经过射频处理和分频模块得到 FC_16、DVI_FCLK、DVI_SBCLK、SRC_FC 以及 SRC_SBLK 等频率信号。从图 8 可以看出，FC_16 为经过 PLL 处理得到的 16 倍载频信号，DVI_FCLK 为所需的载频信号，DVI_SBCLK 为 16 倍载频信号，提供给分配射频模块作为射频信号分配模块信号源。SRC_FC 和 SRC_SBLK 提供给音频信号异步采样率转换时钟信号，分别作为帧频和位频信号。分配板接收来自音频板 DVI 接口输出的射频信号和复合音频信号，射频处理模块对接收的射频帧频信号（载频）和位频信号（16 倍载频）进行射频的重新分配。利用位频信号通过射频分配模块，得到控制板所需的射频时钟信号，包括载频 Fc 和位频（8*Fc）。分配射频处理和分配测试结果如图 9所示。图 9 实际分配射频模块的处理测试结果从图 9 可以看出，分配射频模块对射频进行处理和分配后，得到后级控制板所需的射频信号。通过对实测结果的分析，该射频处理和分配方案可以有效、准确地对发射机前端射频进行控制分配，使发射机能稳定工作在预定的载波频率上。4 结 语针对发射机的多个频率播音需求，对于发射机射频处理和射频分配模块提出更高的要求，要实时自适应不同的载波频率。采用数字信号处理技术，对射频处理和分配原理进行了研究分析，基于FPGA 和 PLL 技术，对频率合成器输入的倍频载频进行倍频处理，并对音频射频处理模块、分配射频模块分别进行方案设计。运行实测结果表明，该方案可以有效、准确地实现复合音频信号与载波射频信号同步输出，控制后级功放模块的开通与关断。同时，该方案可以满足不同播音频率的自适应调整，通用性高，为发射机承担机房的备机任务提供了保障，提高了播音播出业务的安全性。参考文献：1许力，陈福东，徐秀红，等.中波广播发射机射频功放模块的故障检测与维修经验 J.中国有线电视，2022（9）：42-45.2陈鸿，周坤鹤，孙瑞晨.浅析全固态 DAM 中波发射机射频包络放大故障的诊断与维护 J.广播电视信息，2022，29（8）：80-84.3刘文华.全固态中波发射机调制系统数字化 J.无线互联科技，2021，18（16）：123-124.4张长兴.10kW 数字调幅中波发射机原理及故障分析 J.电视技术，2022，46（9）：102-104.5徐浩城.多通道广播源音频处理技术研究 J.西部广播电视，2021，42（20）：199-201.6胡广书.数字信号处理 M.北京：清华大学出版社，2003.7周润景，图雅，张丽敏.基于 QuartusII 的 FPGA/CPLD 数字系统设计实例 M.北京：电子工业出版社，2007.8于新颖.SignalTap 在 FPGA 设计中的应用 J.山西电子技术，2017（3）：42-44.编辑：郭芳园