SiC MOSFET多管并联均流方案及IVCR1412驱动芯片应用.pdf

电力电子专栏前沿技术SiCMOSFET多管并联均流方案及IVCR1412驱动芯片应用在大功率变换系统中，多管并联能提升电流承载能力，增加输出功率，常用于电机驱动、电动汽车、电力传输等场景。但多管并联均流是一大挑战，这影响了系统中器件的温度分布，进而影响系统可靠性，最终成为限制系统功率和效率的瓶颈。为了实现多管并联均流，瞻芯电子基于SiCMOSFET和SiC专用比邻驱动TMIVCR1412芯片开展了均流研究，在不同均流驱动方案和不同条件下，测试影响均流的因子，以提供均流方案建议。多管并联测试平台及电流测试方法为了便于测试采样，瞻芯电子以经典的双脉冲测试电路为基础（图1），在半桥中的上下管位置采用4管并联（图2），并用电流环（无损检测）来测试下管的导通电流Ids。0QIVCR14120QIVCR1412LPCB图1双脉冲测试电路Q1Q2Vd1Vd2+d1+Id2器件电流无损伤检测图2 双脉冲4管并联电流测试蓝色：同轴分流器电流LPCB绿色：互感器电流（延时补偿后）CLPCsM全VdNQ3+Vd3Id3PL50.0A0精合直交流小图3对比同轴分流器和电流互感器的电流，说明电流测试方总体看，实现SiCMOSFET并联均流的关键是“器件一致、结构对称、杂散最优”，具体又分为6 方面影响因子如下，在后续测试中通过调整单一变量，来评估单一因子对均流的影响：(1)MOSFET的Vgs(th)、R d s(o n);(2）M O SFET 的Cgs、C g d、g f s 和内部栅极电阻；Q4Vd41d4L10.0A发租500开间关闭(3）M O SFET 的驱动电路影响；（4）M O SFET 功率回路杂散电感；（5）驱动电路的能力（外部栅极电阻、驱动回路电感）；（6）M O SFET 的散热条件/结温影响。SiCMOSFET的开通过程，按导通状态分为3个阶段（图4），从P2阶段起，器件开始导通，可能出现不均流情况，因此P2-P3阶段为重点分析的阶段。20.on-800000法可行0.00A更多38THEWORLDOFINVERTERSTHEWORLDOFINVERTERS变频器世界February2024P3P11os2.00ARD12.00.AP3DS100V220.0ns220.0nsG50.00N2.5G次/秒20M.602.00A图4SiCMOSFET开通过程的3个阶段CRD2.00A在P2阶段（图5），影响均流的因子为：器件Vcs(th)和Ccs、C c p 的差异，电流计算公式为Id=g(Vgs-Vth)，Vth是关键因子。5.00V220.0ns图7 P3为器件导通阶段，电流有震荡487.1us487.1usA150.0psAABB100V2.20.0ns50:00.50G次/元20M点2.60-80.31mA80.31mA40.000AP12.00AR32.00A2.00AM100VCRD:E2.00A2 20.0ns当挑选两颗Vth有差异的SiCMOSFET:A,B来测试，具体差异为Vth_B-Vth_A=0.6V，如图6 中，A、B管的电流差异为7.2 A。10A/divO2.00A?D12.00A在P3阶段如图7，影响均流的关键因素为器件Ron的差异。对比：传统井联驱动VS新型分布式驱动（1）传统方案：Vg串联电阻并联驱动在多管并联的桥式电路应用中，传统方案采用一颗芯片驱动多颗并联的单管，并用驱动输出端的串联电100VZ.1.00Ms220.0ns2.5OG次/BB50.00%20M点图5P2为电流上升阶段AAId=7.2A160VR213.00V2.20.0ms图6 P2阶段中A，B管的电流差异1.0ous29.4542.60图8 A，B器件在导通时，不均流持续存在29.95uS29.96us48.600nsAB4VGs(h)=0.6VA20V/ns,di/dt4A/ns。当器件不并联电容Cgs时，驱动尖峰Vgs较大，如图di/dt=4.43A/nsAVgS=2VMOMdv/dt=23.2v/ns23所示。图2 4有电容CgS，下管的串扰尖峰较小42THEWORLDOFINVERTERS