电子工程师必备手册EMIEMC设计秘籍模板.doc

电子工程师必备手册(三) - EMI/EMC设计秘籍上网时间:10月24日PDF摘要： 目 录 一、EMC工程师必需含有八大技能 二、EMC常见元件 三、EMI/EMC设计经典85问 四、EMC专用名词大全 五、产品内部EMC设计技巧 六、电磁干扰屏蔽方法 七、电磁兼容(EMC)设计怎样融入产品研发步骤 一、EMC工程师必需含有八大技能 EMC工程师需要含有那些技能？从企业产品需要进行设计、整改认证过程看，EMC工程师必需含有以下八大技能： 1、EMC基础测试项目和测试过程掌握； 2、产品对应EMC标准掌握； 3、产品EMC整改定位思绪掌握； 4、产品多种认证步骤掌握； 5、产品硬件硬件知识，对电路（主控、接口）了解； 6、EMC设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握； 7、产品结构屏蔽设计技能掌握； 8、对EMC设计怎样介入产品各个研发阶段步骤掌握。 二、EMC常见元件介绍 共模电感 因为EMC所面临处理问题大多是共模干扰，所以共模电感也是我们常见有力元件之一！这里就给大家简单介绍一下共模电感原理和使用情况。 共模电感是一个以铁氧体为磁芯共模干扰抑制器件，它由两个尺寸相同，匝数相同线圈对称地绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号展现出大电感含有抑制作用，而对于差模信号展现出很小漏电感几乎不起作用。原理是流过共模电流时磁环中磁通相互叠加，从而含有相当大电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中磁通相互抵消，几乎没有电感量，所以差模电流能够无衰减地经过。所以共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输差模信号无影响。 共模电感在制作时应满足以下要求： 1）绕制在线圈磁芯上导线要相互绝缘，以确保在瞬时过电压作用下线圈匝间不发生击穿短路。 2）当线圈流过瞬时大电流时，磁芯不要出现饱和。 3）线圈中磁芯应和线圈绝缘，以预防在瞬时过电压作用下二者之间发生击穿。 4）线圈应尽可能绕制单层，这么做可减小线圈寄生电容，增强线圈对瞬时过电压而授能力。 通常情况下，同时注意选择所需滤波频段，共模阻抗越大越好，所以我们在选择共模电感时需要看器件资料，关键依据阻抗频率曲线选择。另外选择时注意考虑差模阻抗对信号影响，关键关注差模阻抗，尤其注意高速端口。 磁珠 在产品数字电路EMC设计过程中，我们常常会使用到磁珠，那么磁珠滤波地原理和怎样使用呢？ 铁氧体材料是铁镁合金或铁镍合金，这种材料含有很高导磁率，她能够是电感线圈绕组之间在高频高阻情况下产生电容最小。铁氧体材料通常在高频情况下应用，因为在低频时她们关键程电感特征，使得线上损耗很小。在高频情况下，她们关键呈电抗特征比而且随频率改变。实际应用中，铁氧体材料是作为射频电路高频衰减器使用。实际上，铁氧体很好等效于电阻和电感并联，低频下电阻被电感短路，高频下电感阻抗变得相当高，以至于电流全部经过电阻。铁氧体是一个消耗装置，高频能量在上面转化为热能，这是由她电阻特征决定。 铁氧体磁珠和一般电感相比含有愈加好高频滤波特征。铁氧体在高频时展现电阻性，相当于品质因数很低电感器，所以能在相当宽频率范围内保持较高阻抗，从而提升高频滤波效能。在低频段，阻抗由电感感抗组成，低频时R很小，磁芯磁导率较高，所以电感量较大，L起关键作用，电磁干扰被反射而受到抑制；而且这时磁芯损耗较小，整个器件是一个低损耗、高Q特征电感，这种电感轻易造成谐振所以在低频段，有时可能出现使用铁氧体磁珠后干扰增强现象。在高频段，阻抗由电阻成份组成，伴随频率升高，磁芯磁导率降低，造成电感电感量减小，感抗成份减小。不过，这时磁芯损耗增加，电阻成份增加，造成总阻抗增加，当高频信号经过铁氧体时，电磁干扰被吸收并转换成热能形式耗散掉。 铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。如在印制板电源线入口端加上铁氧体抑制元件，就能够滤除高频干扰。铁氧体磁环或磁珠专用于抑制信号线、电源线上高频干扰和尖峰干扰，它也含有吸收静电放电脉冲干扰能力。 使用片式磁珠还是片式电感关键还在于实际应用场所。在谐振电路中需要使用片式电感。而需要消除不需要EMI噪声时，使用片式磁珠是最好选择。片式磁珠和片式电感应用场所：片式电感：射频（RF）和无线通讯，信息技术设备，雷达检波器，汽车电子，蜂窝电话，寻呼机，音频设备，PDAs（个人数字助理），无线遥控系统和低压供电模块等。片式磁珠：时钟发生电路，模拟电路和数字电路之间滤波，I/O输入/输出内部连接器（比如串口，并口，键盘，鼠标，长途电信，当地局域网），射频（RF）电路和易受干扰逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机（VCRS），电视系统和手提电话中EMI噪声抑止。 磁珠单位是欧姆，因为磁珠单位是根据它在某一频率产生阻抗来标称，阻抗单位也是欧姆。磁珠DATASHEET上通常会提供频率和阻抗特征曲线图，通常以100MHz为标准，比如是在100MHz频率时候磁珠阻抗相当于1000欧姆。针对我们所要滤波频段需要选择磁珠阻抗越大越好，通常情况下选择600欧姆阻抗以上。 另外选择磁珠时需要注意磁珠通流量，通常需要降额80处理，用在电源电路时要考虑直流阻抗对压降影响。 滤波电容器 尽管从滤除高频噪声角度看，电容谐振是不期望，不过电容谐振并不是总是有害。当要滤除噪声频率确定时，能够经过调整电容容量，使谐振点刚好落在骚扰频率上。 在实际工程中，要滤除电磁噪声频率往往高达数百MHz，甚至超出1GHz。对这么高频电磁噪声必需使用穿心电容才能有效地滤除。一般电容之所以不能有效地滤除高频噪声，是因为两个原因，一个原因是电容引线电感造成电容谐振，对高频信号展现较大阻抗，减弱了对高频信号旁路作用；另一个原因是导线之间寄生电容使高频信号发生耦合，降低了滤波效果。 穿心电容之所以能有效地滤除高频噪声，是因为穿心电容不仅没有引线电感造成电容谐振频率过低问题，而且穿心电容能够直接安装在金属面板上，利用金属面板起到高频隔离作用。不过在使用穿心电容时，要注意问题是安装问题。穿心电容最大弱点是怕高温和温度冲击，这在将穿心电容往金属面板上焊接时造成很大困难。很多电容在焊接过程中发生损坏。尤其是当需要将大量穿心电容安装在面板上时，只要有一个损坏，就极难修复，因为在将损坏电容拆下时，会造成邻近其它电容损坏。 伴随电子设备复杂程度提升，设备内部强弱电混合安装、数字逻辑电路混合安装情况越来越多，电路模块之间相互骚扰成为严重问题。处理这种电路模块相互骚扰方法之一是用金属隔离舱将不一样性质电路隔离开。不过全部穿过隔离舱导线要经过穿心电容，不然会造成隔离失效。当不一样电路模块之间有大量联线时，在隔离舱上安装大量穿心电容是十分困难事情。为了处理这个问题，国外很多厂商开发了“滤波阵列板”，这是用特殊工艺事先将穿心电容焊接在一块金属板组成器件，使用滤波阵列板能够轻而易举地处理大量导线穿过金属面板问题。不过这种滤波阵列板价格往往较高，每针价格约30元。 三、EMI/EMC设计经典85问 1、为何要对产品做电磁兼容设计？ 答：满足产品功效要求、降低调试时间，使产品满足电磁兼容标准要求，使产品不会对系统中其它设备产生电磁干扰。 2、对产品做电磁兼容设计能够从哪多个方面进行？ 答：电路设计（包含器件选择）、软件设计、线路板设计、屏蔽结构、信号线/电源线滤波、电路接地方法设计。 3、在电磁兼容领域，为何总是用分贝（dB）单位描述？ 答：因为要描述幅度和频率范围全部很宽，在图形上用对数坐标更轻易表示，而dB 就是用对数表示时单位。 4、相关EMC，我了解不多，不过现在电路设计中数据传输速率越来越快，我在制做PCB板时候，也碰到了部分PCBEMC问题，不过认为太潜。我想好好在这方面学习学习，并不是随大流，大家学什么我就学什么，是自己真认为EMC在以后电路设计中关键性越来越大，就像我在前面说，自己了解不深，不知道怎么入手，想问问，要在EMC方面做比较出色，需要有哪些基础知识，应该学习哪些基础课程。怎样学习才是一条比很好道路，我知道任何一门学问学好全部不轻易，也不曾想过短期内把她搞通，只是期望给点提议，尽可能少走部分弯路。 答：相关EMC需要首先了解一下EMC方面标准，如EN55022(GB9254)，EN55024，和简单测试原理，另外需要了解EMI元器件使用，如电容，磁珠，差模电感，共模电感等，在PCB层面需要了解PCB布局、层叠结构、高速布线对EMC影响和部分规则。还有一点就是对出现EMC问题需要掌握部分分析和处理思绪。这些以后是作为一个硬件人员必需掌握基础知识！ 5、我是一个刚涉足PCB设计新手，我想向您请教一下，要想做好PCB设计我应该多多掌握哪方面知识?另外，在PCB设计中碰到相关安规方面知识通常在哪里能找到?期望您指点，不胜感激! 答：对于PCB设计应该掌握： 1、熟悉和掌握相关PCB设计软件，如POWERPCB/CANDENCE等； 2、了解熟悉所设计产品具体架构，同时熟悉原理图电路知识，包含数字和模拟知识； 3、掌握PCB加工步骤、工艺、可维护加工要求； 4、掌握PCB板高速信号完整性、电磁兼容(emi和ems）、SI、PI仿真设计等相关知识； 5、 假如相关工作包含射频，还需掌握射频知识； 6、对于PCB设计地按规知识关键看GB4943或UL60950，通常绝缘间距要求经过查表能够得到！ 6、电磁兼容设计基础标准 答：电子线路设计准则电子线路设计者往往只考虑产品功效，而没有将功效和电磁兼容性综合考虑，所以产品在完成其功效同时，也产生了大量功效性骚扰及其它骚扰。而且，不能满足敏感度要求。电子线路电磁兼容性设计应从以下几方面考虑： 元件选择在大多数情况下，电路基础元件满足电磁特征程度将决定着功效单元和最终设备满足电磁兼容性程度。选择适宜电磁元件关键准则包含带外特征和电路装配技术。因为是否能实现电磁兼容性往往是由远离基频元件响应特征来决定。而在很多情况下，电路装配又决定着带外响应（比如引线长度）和不一样电路元件之间相互耦合程度。具体规则是： 在高频时，和引线型电容器相比，应优优异用引线电感小穿心电容器或支座电容器来滤波。 在必需使用引线式电容时，应考虑引线电感对滤波效率影响。 铝电解电容器可能发生几微秒临时性介质击穿，所以在纹波很大或有瞬变电压电路里，应该使用固体电容器。 使用寄生电感和电容量小电阻器。片状电阻器可用于超高频段。 大电感寄生电容大，为了提升低频部分插损，不要使用单节滤波器，而应该使用若干小电感组成多节滤波器。 使用磁芯电感要注意饱和特征，尤其要注意高电平脉冲会降低磁芯电感电感量和在滤波器电路中插损。 尽可能使用屏蔽继电器并使屏蔽壳体接地。 选择有效地屏蔽、隔离输入变压器。 用于敏感电路电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体全部应接地。 设备内部互连信号线必需使用屏蔽线，以防它们之间骚扰耦合。 为使每个屏蔽体全部和各自插针相连，应选择插针足够多插头座。 7、方波脉冲驱动电感传感器问题 答：1、信号测试过程中，尽可能在屏蔽环境下进行，假如不便话，最少要屏蔽传感器和前级。 2、测试过程中尽可能使用差分探头，或最少要尽可能减短探头接地线长度。这么能降低测试误差。 3、你电路实际工作频率并不太高，能够经过布线降低振铃。为了噪声特征愈加好，应该考虑共模信号抑制问题，必需时插入共扼电抗器，同时注意整个工作环境中开关电源噪声，和避免电源耦合。 4、假如传感器许可，能够使用电流放大模式，这有利于提升速度，降低噪声。模拟开关尽可能放到前置放大器以后，尽管多了一路前放，但性能提升不少，而且降低调试难度。 5、假如十分介意波形，考虑额外频率赔偿。假如仅仅是数字检测，则应该降低工作频率。总而言之，能低频则低频，能隔直则隔直。 6、注意AD转换前抗混叠滤波，和软件滤波，提升数据稳定性。 8、GPS电磁干扰现象表现：尤其是GPS应用在PMP这种产品，功效是MP4、MP3、FM调频+GPS导航功效手持车载两用GPS终端产品，一定得有一个内置GPS Antenna，这么GPS Antenna和GPS终端产品上MCU、SDROM、晶振等元器件很轻易产生EMI/EMC电磁干扰，致使GPS Antenna收星能力下降很多，几乎没措施正常定位。采取什么样措施能够处理这么EMI/EMC电磁干扰？ 答：能够在上面加上ESD Filter，现有防静电又能抗电磁干扰。我们手机用户带GPS功效就用这个方法。做这些厂家有泰克（瑞侃），佳邦，韩国ICT等等很多。 9、板子上几乎全部关键信号线全部设计成差分线对，目标在增强信号抗干扰能力.那俺一直有很多迷惑地方: 1.是否差分信号只定义在仿真信号或数字信号或全部有定义? 2.在实际线路图中差分线对上网罗如滤波器，应怎样分析其频率响应，是否还是和分析通常二端口网罗方法一样? 3.差分线对上承载差分信号怎样转换成通常信号? 差分线对上信号波形是怎样，相互之间关系怎样? 答：1，差分信号只是使用两根信号线传输一路信号，依靠信号间电压差进行判决电路，既能够是模拟信号，也能够是数字信号。实际信号全部是模拟信号，数字信号只是模拟信号用门限电平量化后取样结果。所以差分信号对于数字和模拟信号全部能够定义。 2，差分信号频率响应，这个问题好。实际差分端口是一个四端口网络，它存在差模和共模两种分析方法。以下图所表示。在分析频率对应时候，要分别添加同极性共模扫频源和互为反极性差模扫频源。而对应端需要对应设置共模电压测试点Vcm（V1V2）/2， 和差模电压测试点Vdm=V1-V2。网络上有很多相关差分信号阻抗计算和原理文章，能够具体了解一下。 3，差分信号通常进入差分驱动电路，放大后得到差分信号。最简单就是差分共射镜像放大器电路了，这个在通常模拟电路教材全部有介绍。下图是某差分放大器件spice电路图和输出信号波形，通常需要她们完全反相，有足够电压差大于差模电压门限。当然信号不可避免有共模成份，所以差分放大器一个很关键指标就是共模抑制比Kcmr=Adm/Acm。 10、我为单位直流磁钢电机设计了一块调速电路，电源端以用0.33uf+夏普电视机电感+0.33uf后不理想，后用4只电感串在PCB板电源端，但在3050MHz之间超了12db，该怎样处理？ 答：通常来讲，LC或PI型滤波电路比单一电容滤波或电感滤波效果要好。您所谓电源端以用0.33uf+夏普电视机电感+0.33uf后不理想不知道是什么意思？是辐射超标吗？在什么频段？我猜测直流磁钢电机供电回路中，反馈噪声幅度大，频率较低，需要感值大一点电感滤波，同时采取多级电容滤波，效果会好部分。 11、最近正想搞个0-150M，增益大于80 DB宽带放大器，!请问在EMC方面应该注意什么问题呢? 答1：宽带放大器设计时尤其要注意低噪声问题，比如要电源供给必需足够稳定等。 答2：1. 注意输入和数出阻抗匹配问题，比如共基输入射随输出等 2. 各级退偶问题，包含高频和低频纹波等 3. 深度负反馈，和预防自激振荡和环回自激等 4. 带通滤波气设计问题 答3：实在不好回复，看不到实际设计，一切提议还是老生常谈：注意EMC三要素，注意传导和辐射路径，注意电源分配和地弹噪声。150MHz是模拟信号带宽，数字信号上升沿多快呢？假如转折频率也在150MHz以下，个人认为，传导耦合，电源平面辐射将是关键考虑原因，先做好电源分配，分割和去耦电路吧。80dB，增益够高，做好前极小信号及其参考电源和地隔离保护，尽可能降低这个部分电源阻抗。 12、讨教小功率直流永磁电机设计中EMC方法和事项。生产了一款90W直流永磁电机(110120V，转速/分钟)EMC一直超标，生产后先把16槽改24槽，有做了轴绝缘，未能达标!现在又要设计生产125W电机，怎样处理？ 答：直流永磁电机设计中EMC问题，关键因为电机转动中产生反电动势和换相时引发打火。具体分析，能够使用RMxpert来设计优化电机参数，Maxwell2D来仿真EMI实际辐射。 13、是否可用阻抗边界（Impedance）方法设定？或用类似分层阻抗 RLC阻抗？又或使用designer设计电路和hfss协同作业？ 答：集中电阻能够用RLC边界实现；假如是薄膜电阻，能够用面阻抗或阻抗编辑实现。 14、我现在在对外壳有一圈金属装饰件机器做静电测试，测试中碰到：接触放电4k时32k晶振没问题，空气放电8k停振问题，怎样处理？ 答：有金属话，空气放电和接触放电效果差不多，提议你在金属支架上喷绝缘漆试试。 15、我们现在测量PCB电磁辐射很麻烦，采取是频谱仪加自制近场探头，先不说精度问题，光是碰到大电压点全部很头疼，生怕频谱仪受损。不知能否经过仿真方法处理。 答：首先，EMI测试包含近场探头和远场辐射测试，任何仿真工具全部不可能替换实际测试；其次，AnsoftPCB单板噪声和辐射仿真工具SIwave和任意三维结构高频结构仿真器HFSS分别能够仿真单板和系统近场和远场辐射，和在有限屏蔽环境下EMI辐射。 仿真有效性，取决于你对自己设计EMI问题考虑和对应软件设置。比如：单板上差模还是共模辐射，电流源还是电压源辐射等等。就我们部分实践和经验，绝大多数EMI问题全部能够经过仿真分析处理，而且和实际测试比较，效果很好。 16、听说AnsoftEMC工具通常仿真1GHz以上频率，我们板上频率最高时钟线是主芯片到SDRAM只有133MHz，其它大部分频率全部是KHz等级。我们关键用Hyperlynx做SI/PI设计，操作比较简单，不过现在整板EMC依旧超标，影响画面质量。另外，你们工具和Mentor PADS有接口吗？ 答：Ansoft工具能够仿真从直流到几十GHz以上频率信号，只是相对其它工具而言，1GHz以上有损传输线模型愈加正确。据我所知，HyperLynx关键是做SI和crosstalk仿真，和一点单根信号线EMI辐射分析，现在还没有PI分析功效。影响单板EMC原因很多，处理信号完整性和串扰只是处理EMC其中首先，电源平面噪声，去耦策略，屏蔽方法，电流分布路径等全部会影响到EMC指标。这些全部能够再ansoftSIwave工具中，经过仿真进行考察。补充说明，ansoft工具和Mentor PADS有接口。 17、请说明一下什么时候用分割底层来降低干扰，什么时候用地层分区来降低干扰。 答：分割底层，我还没听说过，什么意思？是否能举个例子。 地层分割，关键是为了提升干扰源和被干扰体之间隔离度，如数模之间隔离。当然分割也会带来诸如跨分割等信号完整性问题，利用ansoftSIwave能够方便检验任意点之间隔离度。当然提升隔离度，还有其它措施，分层、去耦、单点连接、全部是措施，具体应用效果能够用软件仿真。 18、电容跨接两个不一样电源铜箔分区用作高频信号回流路径，众所周知电容隔直流通交流，频率越高电流越流畅，我迷惑是现今接入PCB中电平大全部是经过虑除交流，那么如前所述电容经过是什么呢?交流信号吗? 答1：这个问题很有点玄妙，没见过很服人解释。对于交流，理想是，电源和地“短路”，然而实际上其间阻抗不可能真是0 。你说电容，容量不能太大，以表现出“低频一点接地，搞频多点接地”这一标准。这大约就是该电容存在价值。常常碰到这么情况：2个各自带有电源部件连接后，产生 了莫名其妙干扰，用个瓷片电容跨在2个电源间，干扰就没了。 答2：该电容是用来做稳压和EMI用，经过是交流信号。“现今接入PCB中电平大全部是经过虑除交流”确实如此，不过别忘了，数字电路本身就会产生交流信号而对电源造成干扰，当大量开关管同时作用时，对电源造成波动是很大。不过在实际中，这种电容关键是起到辅助作用，用来提升系统性能，其它地方设计好话，完全能够不要。 答3：交流即是改变。对于所谓直流电平，比如电源来说，因为布线存在阻抗，当她负载发生改变，对电源需求就会改变，或大或小。这种情况下，“串联”布线阻抗就会产生或大或小压降。于是，直流电源上就有了交流信号。这个信号频率和负责改变频率相关。电容作用在于，就近存放一定电荷能量，让这种改变所需要能量能够直接从电容处取得。近似地，电容（这时能够看成电源啦）和负载之间仿佛就有了一条交流回路。电容起到交流回路作用，大致就是这么吧 19、企业新做了一款手机，在做3C认证时有一项辐射指标没过，频率为50-60M，超出了5dB，应该是充电器引发，就加了多个电容，其它没有，电容有1uF，100uF。请问有没有什么好处理方案（不改充电器只更改手机电路）。在手机板充电器输入端加电容能处理吗？ 答1：电容大加大，小改小，串个BIT，不过是电池造成可能性不是很大。 答2：你将变频电感外壳进行对地短接和屏蔽试试。 20、PCB设计怎样避免高频干扰？ 答：避免高频干扰基础思绪是尽可能降低高频信号电磁场干扰，也就是所谓串扰(Crosstalk)。可用拉大高速信号和模拟信号之间距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地噪声干扰。 21、PCB设计中怎样处理高速布线和EMI冲突？ 答：因EMI所加电阻电容或ferrite bead， 不能造成信号部分电气特征不符合规范。 所以， 最好先用安排走线和PCB叠层技巧来处理或降低EMI问题， 如高速信号走内层。 最终才用电阻电容或ferrite bead方法， 以降低对信号伤害。 22、若干PCB组成系统，各板之间地线应怎样连接？ 答：各个PCB板子相互连接之间信号或电源在动作时，比如A板子有电源或信号送到B板子，一定会有等量电流从地层流回到A板子 (此为Kirchoff current law)。这地层上电流会找阻抗最小地方流回去。所以，在各个不管是电源或信号相互连接接口处，分配给地层管脚数不能太少，以降低阻抗，这么能够降低地层上噪声。另外，也能够分析整个电流环路，尤其是电流较大部分，调整地层或地线接法，来控制电流走法(比如，在某处制造低阻抗，让大部分电流从这个地方走)，降低对其它较敏感信号影响。 23、PCB设计中差分信号线中间可否加地线？ 答：差分信号中间通常是不能加地线。因为差分信号应用原理最关键一点便是利用差分信号间相互耦合(coupling)所带来好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。 34、合适选择PCB和外壳接地点标准是什么？ 答：选择PCB和外壳接地点选择标准是利用chassis ground提供低阻抗路径给回流电流(returning current)及控制此回流电流路径。比如，通常在高频器件或时钟产生器周围能够借固定用螺丝将PCB地层和chassis ground做连接，以尽可能缩小整个电流回路面积，也就降低电磁辐射。 25、在电路板尺寸固定情况下，假如设计中需要容纳更多功效，就往往需要提升PCB走线密度，不过这么有可能造成走线相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（100MHz）高密度PCB设计中技巧？ 答：在设计高速高密度PCB时，串扰(crosstalk interference)确实是要尤其注意，因为它对时序(timing)和信号完整性(signal integrity)有很大影响。以下提供多个注意地方： 1.控制走线特征阻抗连续和匹配。 2.走线间距大小。通常常看到间距为两倍线宽。能够透过仿真来知道走线间距对时序及信号完整性影响，找出可容忍最小间距。不一样芯片信号结果可能不一样。 3.选择合适端接方法。 4.避免上下相邻两层走线方向相同，甚至有走线恰好上下重迭在一起，因为这种串扰比同层相邻走线情形还大。 5.利用盲埋孔(blind/buried via)来增加走线面积。不过PCB板制作成本会增加。 在实际实施时确实极难达成完全平行和等长，不过还是要尽可能做到。 除此以外，能够预留差分端接和共模端接，以缓解对时序和信号完整性影响。 26、PCB设计中模拟电源处滤波常常是用LC电路。不过为何有时LC比RC滤波效果差？ 答： LC和RC滤波效果比较必需考虑所要滤掉频带和电感值选择是否合适。 因为电感感抗(reactance)大小和电感值和频率相关。假如电源噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。不过，使用RC滤波要付出代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受功率。 27、PCB设计中滤波时选择电感，电容值方法是什么？ 答：电感值选择除了考虑所想滤掉噪声频率外，还要考虑瞬时电流反应能力。假如LC输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感速度，增加纹波噪声(ripple noise)。 电容值则和所能容忍纹波噪声规范值大小相关。纹波噪声值要求越小，电容值会较大。而电容ESR/ESL也会有影响。 另外，假如这LC是放在开关式电源(switching regulation power)输出端时，还要注意此LC所产生极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度影响。 28、EMI问题和信号完整性问题，是相互关联，怎样在定义标准过程中，平衡二者? 答：信号完整性和EMC还处于草案中不便于公开，至信号完整性和EMI二者怎样平衡，这不是测试规范事，假如要达成二者平衡，最好是降低通信速度，但大家全部不认可。 29、PCB设计中怎样尽可能达成EMC要求，又不致造成太大成本压力？ 答： PCB板上会因EMC而增加成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件缘故。除此之外，通常还是需搭配其它机构上屏蔽结构才能使整个系统经过EMC要求。以下仅就PCB板设计技巧提供多个降低电路产生电磁辐射效应。 1、尽可能选择信号斜率(slew rate)较慢器件，以降低信号所产生高频成份。 2、注意高频器件摆放位置，不要太靠近对外连接器。 3、注意高速信号阻抗匹配，走线层及其回流电流路径(return current path)， 以降低高频反射和辐射。 4、在各器件电源管脚放置足够和合适去耦合电容以缓解电源层和地层上噪声。尤其注意电容频率响应和温度特征是否符合设计所需。 5、对外连接器周围地可和地层做合适分割，并将连接器地就近接到chassis ground。 6、可合适利用ground guard/shunt traces在部分尤其高速信号旁。但要注意guard/shunt traces对走线特征阻抗影响。 7、电源层比地层内缩20H，H为电源层和地层之间距离。 30、PCB设计中当一块PCB板中有多个数/模功效块时，常规做法是要将数/模地分开，原因何在？ 答：将数/模地分开原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声大小跟信号速度及电流大小相关。假如地平面上不分割且由数字区域电路所产生噪声较大而模拟区域电路又很靠近，则即使数模信号不交叉， 模拟信号仍然会被地噪声干扰。也就是说数模地不分割方法只能在模拟电路区域距产生大噪声数字电路区域较远时使用。 31、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI规则呢？ 答：通常EMI/EMC设计时需要同时考虑辐射(radiated)和传导(conducted)两个方面. 前者归属于频率较高部分(30MHz)后者则是较低频部分(30MHz). 所以不能只注意高频而忽略低频部分.一个好EMI/EMC设计必需一开始布局时就要考虑到器件位置， PCB迭层安排， 关键联机走法， 器件选择等， 假如这些没有事前有较佳安排， 事后处理则会事倍功半， 增加成本. 比如时钟产生器位置尽可能不要靠近对外连接器， 高速信号尽可能走内层并注意特征阻抗匹配和参考层连续以降低反射， 器件所推信号之斜率(slew rate)尽可能小以减低高频成份， 选择去耦合(decoupling/bypass)电容时注意其频 率响应是否符合需求以降低电源层噪声. 另外， 注意高频信号电流之回流路径使其回路面积尽可能小(也就是回路阻抗loop impedance尽可能小)以降低辐射. 还能够用分割地层方法以控制高频噪声范围. 最终， 合适选择PCB和外壳接地点(chassis ground)。 32、PCB设计时，怎样经过安排迭层来降低EMI问题？ 答：首先，EMI要从系统考虑，单凭PCB无法处理问题。层叠对EMI来讲，我认为关键是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层和电源层紧耦合，合适比电源层外延，对抑制共模干扰有好处。 33、PCB设计时，为何要铺铜？ 答：通常铺铜有多个方面原因： ，EMC.对于大面积地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。 ，PCB工艺要求。通常为了确保电镀效果，或层压不变形，对于布线较少PCB板层铺铜。 ，信号完整性要求，给高频数字信号一个完整回流路径，并降低直流网络布线。 当然还有散热，特殊器件安装要求铺铜等等原因。 34、安规问题：FCC、EMC具体含义是什么？ 答： FCC: federal communication commission 美国通信委员会；EMC: electro megnetic compatibility 电磁兼容。FCC是个标准组织，EMC是一个标准。标准颁布全部有对应原因，标准和测试方法。 35、在做pcb板时候，为了减小干扰，地线是否应该组成闭和形式？ 答：在做PCB板时候，通常来讲全部要减小回路面积，方便降低干扰，布地线时候，也不 应布成闭合形式，而是布成树枝状很好，还有就是要尽可能增大地面积。 36、PCB设计中，怎样避免串扰？ 答：改变信号（比如阶跃信号）沿传输线由A到B传输，传输线C-D上会产生耦合信号，改变信号一旦结束也就是信号恢复到稳定直流电平时，耦合信号也就不存在了，所以串扰仅发生在信号跳变过程当中，而且信号沿改变（转换率）越快，产生串扰也就越大。空间中耦合电磁场能够提取为无数耦合电容和耦合电感集合，其中由耦合电容产生串扰信号在受害网络上能够分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。 耦合电感电容产生前向串扰和反向串扰同时存在，而且大小几乎相等，这么，在受害网络上前向串扰信号因为极性相反，相互抵消，反向串扰极性相同，叠加增强。串扰分析模式通常包含默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试方法，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方法对于单向信号串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害网络三态终端置为高阻状态，来检测串扰大小。这种方法对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络驱动器保持初始状态，仿真器计算全部默认侵害网络对每一个受害网络串扰总和。这种方法通常只对部分关键网络进行分析，因为要计算组合太多，仿真速度比较慢。 37、在EMC测试中发觉时钟信号谐波超标十分严重，只是在电源引脚上连接去耦电容。在PCB设计中需要注意哪些方面以抑止电磁辐射呢？ 答： EMC三要素为辐射源，传输路径和受害体。传输路径分为空间辐射传输和电缆传导。所以要抑制谐波，首先看看它传输路径。电源去耦是处理传导方法传输，另外，必需匹配和屏蔽也是需要。 38、在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为何要对地线进行划分？ 答：划分地目标关键是出于EMC考虑，担心数字部分电源和地上噪声会对其它信号，尤其是模拟信号经过传导路径有干扰。至于信号和保护地划分，是因为EMC中ESD静放电考虑，类似于我们生活中避雷针接地作用。不管怎样分，最终大地只有一个。只是噪声泻放路径不一样而已。 39、PCB设计中，在布时钟时，有必需两边加地线屏蔽吗？ 答：是否加屏蔽地线要依据板上串扰/EMI情况来决定，而且如对屏蔽地线处理不好，有可能反而会使情况更糟。 40、近端串扰和远端串扰和信号频率和信号上升时间是否相关系？是否会伴随它们改变而改变？假如相关系，能否有公式说明它们之间关系？ 答：应该说侵害网络对受害网络造成串扰和信号改变沿相关，改变越快，引发串扰越大，（V=L*di/dt）。串扰对受害网络上数字信号判决影响则和信号频率相关，频率越快，影响越大。 41、在设计PCB板时，有以下两个叠层方案： 叠层1 信号 地 信号 电源1.5V 信号 电源2.5V 信号 电源1.25V 电源1.2V 信号 电源3.3V 信号 电源1.8V 信号 地 信号 叠层2 信号 地 信号 电源1.5V 信号 地 信号 电源1.25V +1.8V 电源2.5V +1.2V 信号 地 信号 电源3.3V 信号 地 信号 哪一个叠层次序比较优选？对于叠层2，中间两个分割电源层是否会对相邻信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。 答：应该说两种层叠各有好处。第一个确保了平面层完整，第二种增加了地层数目，有效降低了电源平面阻抗，对抑制系统EMI有好处。 理论上讲，电源平面和地平面对于交流信号是等效。但实际上，地平面含有比电源平面愈加好交流阻抗，信号优选地平面作为回流平面。不过因为层叠厚度原因影响，例 如信号和电源层间介质厚度小于和地之间介质厚度，第二种层叠中跨分割信号一样在电源分隔处存在信号回流不完整问题。 42、在使用protel 99se软件设计PCB时，处理器是89C51，晶振12MHZ 系统中还有一个40KHZ超声波信号和800hz音频信号，此时怎样设计PCB才能提供高抗干扰能力?对于89C51等单片机而言，多大信号时候能够影响89C51正常工作?除了拉大二者之间距离之外，还有没有其它技巧来提升系统抗干扰能力? 答： PCB设计提供高抗干扰能力，当然需要尽可能降低干扰源信号信号改变沿速率，具体多高频率信号，要看干扰信号是那种电平，PCB布线多长。除了拉开间距外，经过匹配或拓扑处理干扰信号反射，过冲等问题，也能够有效降低信号干扰。 43、请问在PCB 布线中电源分布和布线是否也需要象接地一样注意。若不注意会带来什么样问题？会增加干扰么？ 答：电源若作为平面层处理，其方法应该类似于地层处理，当然，为了降低电源共模辐射，提议内缩20倍电源层距地层高度。假如布线，提议走树状结构，注意避免电源环路问题。电源闭环会引发较大共模辐射。 44、我做了个TFT LCD显示器，她人在做EMC测试时，干扰信号经过空间传导过来，造成屏幕显示图象会晃动，幅度挺大。谁能指点下，要怎么处理！是在几股信号线上加 干扰脉冲群，具体是叫什么名字我也不太清楚，干扰信号经过信号线辐射出来。 答：假如是单独LCD，EMC测试中脉冲群试验几乎是过不去，尤其是用耦合钳时候，会够你受了。假如是仪器中用到了LCD，就不难处理了，比如信号线退耦处理，导电膏合适减小LCD入口阻抗，屏表面加屏蔽导电丝网等。 45、前段时间EMC测试，GSM固定无线电话在100MHz-300MHz之间有辐射杂散现象。以后，企业寄给我两部喷有静电漆屏蔽外壳话机，试