数电组合逻辑电路练习题市公开课一等奖百校联赛获奖课件.pptx

第 1 页 数数数数 字字字字 电电电电 子子子子 技技技技 术术术术 自自自自 测测测测 练练练练 习习习习 第第 3 章章 组合逻辑电路组合逻辑电路 单项选择题 填空题填空题第第1页页第 2 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题1、组合逻辑电路组合逻辑电路 在结构上在结构上 ()。由门组成且无反馈由门组成且无反馈 A 由门组成能够有反馈由门组成能够有反馈 B 含有记忆元件含有记忆元件 C 以上均正确以上均正确 D分分 析析 提提 示示 依据组合逻辑电路任一时刻输出信号，仅取决于该时刻输入依据组合逻辑电路任一时刻输出信号，仅取决于该时刻输入信号，而与输入信号作用前电路所处状态无关功效特点，在结构信号，而与输入信号作用前电路所处状态无关功效特点，在结构上仅由门组成且没有反馈。上仅由门组成且没有反馈。第第2页页第 3 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题2、以下对组合逻辑电路特点叙述中，错误是以下对组合逻辑电路特点叙述中，错误是 ()。A电路中不存在输出端到输入端反馈通路电路中不存在输出端到输入端反馈通路 B 电路主要由各种门组合而成，还包含存放信息记忆元件电路主要由各种门组合而成，还包含存放信息记忆元件 C电路输入状态确定后，输出状态便唯一地确定下来电路输入状态确定后，输出状态便唯一地确定下来 D 电路输出状态不影响输入状态，电路历史状态不影响输出状态电路输出状态不影响输入状态，电路历史状态不影响输出状态 分分 析析 提提 示示 组合逻辑电路在结构上，仅由门组成，没有反馈，没有存放组合逻辑电路在结构上，仅由门组成，没有反馈，没有存放元件。元件。因而在逻辑功效上，当初输入信号决定着当初输出信号。因而在逻辑功效上，当初输入信号决定着当初输出信号。第第3页页第 4 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题3、以下器件中，实现逻辑加法运算是以下器件中，实现逻辑加法运算是 ()。半加器半加器A 全加器全加器 B 加法器加法器 C 或或门门 D分分 析析 提提 示示 半加器、全加器、加法器等电路，是实现算术加法运算而不半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。是实现逻辑加法运算。或门电路不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。第第4页页第 5 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题4、能够有多个输入信号同时有效编码器是、能够有多个输入信号同时有效编码器是 ()。二进制编码器二进制编码器 A 二二 十进制编码器十进制编码器 B 优先编码器优先编码器 C 8421BCD码编码器码编码器 D分分 析析 提提 示示 二进制编码器、二二进制编码器、二 十进制编码器（十进制编码器（8421BCD码编码器是二码编码器是二 十进制编码器一个），其输入量有约束，任一时刻只允许一个十进制编码器一个），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效一个输入信号进行编码。即限制输入方输入信号有效，只对有效一个输入信号进行编码。即限制输入方式确保任一时刻只对一个输入信号进行编码。式确保任一时刻只对一个输入信号进行编码。优先编码器，输入量无约束，允许同一时刻有多个输入信号优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只对其中一个优先级别高输入信号进行编码。即电路能有效，但只对其中一个优先级别高输入信号进行编码。即电路能选择一个输入信号进行编码。选择一个输入信号进行编码。第第5页页第 6 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题5、3线线 8线译码器线译码器74LS138，当控制端使其处于不译码状态时，当控制端使其处于不译码状态时，各输出端状态为各输出端状态为 ()。全为全为0状态状态 A 全为全为1状态状态 B 为为0为为1状态都有状态都有 C 以上均不对以上均不对D分分 析析 提提 示示 74LS138是是 0 输出有效输出有效 3线线 8线译码器，处于不译码状态时各线译码器，处于不译码状态时各输出端应无输出，即为全为输出端应无输出，即为全为1状态状态。第第6页页第 7 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题6、以下不是、以下不是3线线 8线译码器线译码器74LS138 输出端状态是输出端状态是 ()。01011100 A 10111111 B 11111111 C 11111110 D分分 析析 提提 示示 译码工作时，译码工作时，74LS138是是 0 输出有效输出有效 3线线 8线译码器，每输线译码器，每输入一组代码，入一组代码，8个输出端只有个输出端只有1个输出端为个输出端为0，其它输出端为，其它输出端为1；处于不译码状态时各输出端全为处于不译码状态时各输出端全为1。第第7页页第 8 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题7、n 位代码输入位代码输入二进制译码器，每输入一组代码时，有输出信号二进制译码器，每输入一组代码时，有输出信号输出端个数为输出端个数为 ()。1 个个 A 2 个个 B n 个个 C 2n 个个 D分分 析析 提提 示示 二进制译码器工作时，将所输入一组代码翻译成唯一一个十二进制译码器工作时，将所输入一组代码翻译成唯一一个十进制数。所以，每输入一组代码仅进制数。所以，每输入一组代码仅1个输出端有输出信号。个输出端有输出信号。第第8页页第 9 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题8、0 输出有效输出有效 3线线 8线译码器线译码器74LS138，若使输出，若使输出 Y3 =0，则输入量则输入量 A2 A1 A0 应为应为 ()。000 A 110 B 011 C 100 D分分 析析 提提 示示 74LS138译码器，译码器，处于译码工作状态时，每个输出是以输入处于译码工作状态时，每个输出是以输入 A2、A1、A0为变量组成最小项再取反，即为变量组成最小项再取反，即 。若使若使 ，则要求则要求 ，即要求输入量即要求输入量 A2A1 A0 取值为取值为 011。第第9页页第 10 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题9、4位二进制译码器位二进制译码器，其输出端个数为，其输出端个数为 ()。4 个个 A 16 个个 B 8 个个 C 10 10 个个D分分 析析 提提 示示 二进制译码器，工作时将输入变量全部取值组合都翻译成十二进制译码器，工作时将输入变量全部取值组合都翻译成十进制数。进制数。4位二进制译码器，有位二进制译码器，有4个输入变量，应译成个输入变量，应译成 24 =16 个十进个十进制数，即有制数，即有16个输出端。个输出端。第第10页页第 11 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 单项选择题单项选择题单项选择题单项选择题10、集成、集成4位二进制数据比较器为最低位芯片时位二进制数据比较器为最低位芯片时，级联输入端（扩展，级联输入端（扩展端）接法是端）接法是 ()。(ab)=0,(a=b)=0,(ab)=1,(a=b)=0,(ab)=0,(a=b)=1,(ab)=,(a=b)=,(ab)=0,(a=b)=1,(ab)=0、(a=b)=1、(ab)=0、(a=b)=1、(aB 时输出时输出 Y=1，则输出，则输出 Y 表示式为表示式为 Y=。参参 考考 答答 案案A B 分分 析析 提提 示示 A B Y0 0 00 1 01 0 11 1 0真真 值值 表表列出真值表：列出真值表：由真值表写出逻辑表示式：由真值表写出逻辑表示式：第第38页页第 39 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题A&=11F B C 8、如图所表示组合逻辑电路，输出逻辑表示式如图所表示组合逻辑电路，输出逻辑表示式 Y=。参参 考考 答答 案案AB+C 分分 析析 提提 示示 由门运算关系，由输入端到输出端逐层写出逻辑表示式再化由门运算关系，由输入端到输出端逐层写出逻辑表示式再化简：简：第第39页页第 40 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题A3 A2 A1 A0 B3 B2 B1 B0 74LS283D C B A S3 S2 S1 S0 CO CI W X Y Z +5V 9、由由4位加法器位加法器74LS283组成组成组合逻辑电路如图所表示，逻组合逻辑电路如图所表示，逻辑功效是辑功效是 。参参 考考 答答 案案 将余将余3码转换成码转换成8421BCD码码分分 析析 提提 示示 4位加法器位加法器 74LS283 进位输入进位输入 CI=0,被加数输入被加数输入B3 B2 B1 B0=1101,输出关系式：输出关系式：WXYZ =DCBA+1101 是余是余3码转换成码转换成8421BCD码关系式。码关系式。第第40页页第 41 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题10、如图所表示组合逻辑电路，如图所表示组合逻辑电路，其输出逻辑表示式其输出逻辑表示式 F(A,B,C)=m()。参参 考考 答答 案案 3，5，6，7Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 S1 S2 S3 74LS138A B C 1&F分分 析析 提提 示示 由逻辑图写出输出逻辑表示式：由逻辑图写出输出逻辑表示式：第第41页页第 42 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题11、如图所表示组合逻辑电路，如图所表示组合逻辑电路，当输入当输入 ABC=XYZ 时，时，输出输出F=，当输入，当输入 ABC XYZ 时，输出时，输出 F=，该电路逻辑功效是该电路逻辑功效是 。A2 A1 A074LS138Y0Y1Y2Y3Y4Y5Y6Y7 A2 A1 A0D0D1D2D3D4D5D6D7Y F81 MUXA B C X Y Z 参参 考考 答答 案案 0 1 对对2个三位二进制数进行同比较个三位二进制数进行同比较分分 析析 提提 示示 因为译码器因为译码器0输出有效，所以当输出有效，所以当 时，时，、，若，若 也等于也等于 ，则，则 ，不然，不然 。由此推出：由此推出：时，输出时，输出 ；时，输出时，输出 。第第42页页第 43 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题12、如图所表示组合逻辑电、如图所表示组合逻辑电路，路，其输出逻辑表示式为其输出逻辑表示式为F=。A1 A0D0 D1 D2 D3 Y F A B41 MUX S&=1&C D C D 参参 考考 答答 案案ABCD+ABCD+ABCD 分分 析析 提提 示示 由逻辑电路输入端到输出端逐层写出逻辑表示式由逻辑电路输入端到输出端逐层写出逻辑表示式：第第43页页第 44 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题13、实际组合逻辑电路中，信号经过不一样路径抵达某点时会产实际组合逻辑电路中，信号经过不一样路径抵达某点时会产生时差，这种时差现象称为生时差，这种时差现象称为 ，由此可能产生错误输，由此可能产生错误输出称为组合逻辑电路出称为组合逻辑电路 。参参 考考 答答 案案 竞争竞争 冒险冒险第第44页页第 45 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题14、假如某个逻辑门两个输入假如某个逻辑门两个输入 改变，而且这两个改变，而且这两个信号改变存在信号改变存在 ，则这个逻辑门输出可能出现险象。，则这个逻辑门输出可能出现险象。参参 考考 答答 案案 相相 反反 时时 差差第第45页页第 46 页 数字电子技术数字电子技术数字电子技术数字电子技术 第第第第 3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 填空题填空题填空题填空题15、消除竞争冒险现象普通方法有消除竞争冒险现象普通方法有 、引入封锁、引入封锁脉冲和接滤波电容等。脉冲和接滤波电容等。参参 考考 答答 案案 增加冗余项增加冗余项End第第46页页