康华光数电复习题.doc

(完整版)康华光数电复习题
第二章
2。1.3 用逻辑代数定律证明下列等式:（3）
解:
2.1。4 用代数法化简下列各式:
(6)

2.1。5 将下列各式转换成与-或表达式：
(3)

2.1。7 利用与非门和非门实现下列函数：
（3）
2。2.3 用卡诺图法化简下列各式：
（3)

（7)

第四章
4.1。1(a）试写出图所示逻辑电路的真值表。

解：逻辑电路的输出表达式为： 列出真值表如表所示。

4。2.7某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意:有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用74HC151和74HC153实现。
解:A表示教练，B、C、D分别表示三位球迷，L表示表决结果.真值表如下：
可得

选用74HC151,其中B、C、D作为数据选择端，则
∴;;
电路如图：

选用74HC153,其中A、B作为数据选择端，则

∴；;；
电路如图。
4.2.9 某雷达站有3部雷达、、，其中和功率消耗相等,的功率是的2倍。这些雷达由2台发电机和供电，发电机的最大输出功率等于雷达的功率消耗，发电机的最大输出功率是的3倍。要求设计一个逻辑电路,能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。

设、、为1时，表示雷达、、处于启动状态，反之则处于关闭状态，
、为1时,表示发电机、处于开机状态，反之则处于停止状态。
根据题意所述雷达的功耗和发电机的最大输出功率之间的关系可知,当只开雷达或时，发电机开机即可；、同时开或开时，发电机开机即可；、同时开或、同时开时，发电机开机即可；而、、同时开时，需、同时开机供电。据此，可列出真值表如表所示。

根据真值表，可得、的逻辑表达式：

选用74138实现，则

4。4.3 判断图题4。4.3所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险？
解:
当A=0，C=1时产生竞争冒险。改为即可。
4。4。15数据选择器如图题4。4.15所示,并行输入数据=1010，控制器=0，的态序为00、01、10、11,试画出输出端L的波形。

解:
根据图题4.4.15可直接写出输出L的逻辑表达式：

由逻辑表达式可知，该电路是一个四选一数据选择器,是输入地址，是数据输入端，为使能端且低电平有效。根据题意，=0数据选择器正常输出。当输入数据=1010，的态序为00、01、10、11，该数据选择器的输出L分别为0、1、0、1。波形如图所示。

第五章
5。4。1 上升沿触发和下降沿触发的D触发器逻辑符号及时钟和D的波形如图5.4.1所示。分别画出它们的Q端波形。设触发器的初始状态为0。

5。4.3设下降沿触发的触发器的初始状态为0，、、信号如图题5.4。3所示,试画出触发器端的波形。
触发器的特性方程为 ， 端的波形如图：

5。4.4 逻辑电路如图题5。4。4所示，试画出在的作用下，和的波形。

解：
图题5.4.4是由两个正跳沿触发的触发器和一个2/4线译码器构成的电路。根据边沿触发器的特性方程可写出触发器的输出方程：

由此可列出真值表如表：

根据真值表画出译码器输出的波形如图所示。注意，=0时,译码器输出有效。

5.4。10逻辑电路和输入信号波形如图题5。4.10所示，画出各触发器端的波形。触发器的初始状态均为0。

解：
根据图题5。4。10电路写出触发器的输出表达式:1，但两个上升沿触发的触发器的时钟脉冲不同，且各自的清“0”端分别受和控制。触发器输出端波形如图所示。
第六章
6。1.4试画出101序列检测器的状态图，已知此检测器的输入、输出序列如下：
1。 输入: 010101101
输出： 000101001
2。 输入： 0101011010
输出： 0001000010
解:
根据题意要求，该序列检测器有一个输入信号和一个输出信号，电路的功能是对输入信号进行检测。由于该电路在连续收到101时,输出为1,否则输出为0，因此要求该电路能记忆收到的输入为0、收到1个1、连续收到一个10、连续收到一个101后的状态，由此可见该电路应有4个状态，用分别表示上述4个状态。
(1)根据输入序列和输出序列可知，当101序列重叠出现时，后一个101的输出仍然为1，其它情况下输出为0，由此可画出状态图如图解6。1。4(a）所示。
(2）与题(1）不同，本题当101序列重叠出现时,后一个101的输出为0，因此当检测到101输出为1进入状态后，若再输入0，则重新回到状态，而不是如题(1）中进入状态。其状态图如图解6。1.4(b）所示。

6.2。6 试画出图题6。2.6a所示时序电路的状态转换图，并画出对应于的、和输出的波形。设电路的初始状态为00。

解：
根据图题6。2.6（a）可以写出驱动方程：
,1;， 1
由驱动方程写出触发器的状态方程：

输出方程为：
由上述状态方程和输出方程可列出状态表如表:

由状态表可画出状态图,图中没有输入变量.画出、和输出的波形如图:

6。3.6 试用正边沿触发器设计一个1101序列检测器，它有一个输入端和一个输出端。
解：
根据题意，该序列检测器有一个输入信号和一个输出信号，电路的功能是对输入信号进行检测。由于该电路在连续收到1101时，输出为1，否则输出为0，因此要求该电路能记忆收到的输入为0、收到一个1、连续收到一个11、连续收到一个110、以及连续收到一个1101后的状态，由此可见该电路应有5个状态,用分别表示上述5个状态。画出原始状态图如图解6.3.7（a）所示。由原始状态图可列出该电路的状态转换表如表6。3.7（a）所示。

从表6。3.7（a)可以看出，状态和在输入相同的情况下，其次态和输出均相同，因此这两个状态是等价的，可以进行状态合并,去掉状态.四个状态只需两个触发器即可实现,设其输出为、，四个状态为00、01、10、11,分别对应状态，可重新画出状态图如图解6。3。7（b)所示。

由图解6。3。7（b)列出触发器的状态表如表6.3。7(b)所示。
根据表6.3。7（b)可直接写出各触发器的次态方程和输出的逻辑表达式，由于触发器的特性方程为，则次态方程即为触发器的驱动方程：
；
；

由上述方程可画出该序列检测器的电路如图解6。3.7（c)所示。

6。4。2 分析图示电路。(1）写出各触发器的CP信号方程和激励方程。
(2）写出电路的状态方程组和输出方程。（3)画出状态表和状态图.（4）画出电路的时序图。

解:（1）；
；；
（2）JK触发器的特性方程为
；； ;
（3)

6.5.12 试分析图题6。5.12所示电路,画出它的状态图，说明它是几进制计数器。(74163是具有同步清零功能的4位二进制同步加计数器，其他功能与74161相同)

解:
4位二进制加计数器74163具有同步清零功能。当输出状态=1010时，需等到下一时钟脉冲到达后才开始清零,所以，1010状态为有效状态。该电路的状态转移图如图所示，其有效状态为11个，因此该电路为11进制计数器。

6。5.14 试分析图题6.5。14所示电路，画出它的状态图,说明它是几进制计数器。

解:
该电路为同步置数方式.置数端.当=1111时，进位信号输出端，经非门后，，下一时钟脉冲到达后即开始置数，从而回到状态0101。为有效状态，该电路的状态转移图如图所示，其有效状态为11个，因此该电路为11进制计数器。

设计：

6。5.15 试用74HCT161设计一个计数器，其计数状态为自然二进制数1001～1111。
置位法：置数端。当=1111时,进位信号输出端，经非门后，，下一时钟脉冲到达后即开始置数，从而回到状态1001。电路如图：

6。5。17 试分析图题6.5。17所示电路，说明它是多少进制的计数器。

由图可知,两片74161共用一个时钟信号,因而是同步计数器,且片（0)的进位端接到片(1)的使能端,因此该电路也采用的是并行进位方式.当两片74161 的输出
10101110时，输出全为1,经与非门后，使得两片74161的清零端0，则两片同时异步清零，10101110是无效状态，因此，该计数器的计数状态为
00000000~10101101
所以，该计数器的模，即为174进制的计数器。

第7章

7.1.1指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线。
(2） 256K×4
存储单元数目c=个
地址线数目条
数据线数目d=4条
7。1.2 设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？
(2) 16K×4
最高地址=