组合逻辑电路.ppt

第第6 6章章 组合逻辑电路组合逻辑电路学习要点：组合电路的分析方法和设计方法 利用数据选择器和译码器进行逻辑设计的方法 加法器、编码器、译码器等中规模集成 电路的逻辑功能和使用方法1第第6 6章章 组合逻辑电路组合逻辑电路6 6.2 2 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法6.3 6.3 编码器编码器6.4 6.4 译码器译码器6.5 6.5 数据选择器和分配器数据选择器和分配器6.6 6.6 加法器和数值比较器加法器和数值比较器返回主目录返回主目录6 6.1 1 概述概述6.7 6.7 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险退出退出26.1 概述 在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）按此按钮返回主菜单36.2 组合逻辑电路的分析与设计方法6.2.1 6.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法6.2.2 6.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法退出退出46.2.1 组合逻辑电路的分析方法逻辑图逻辑表达式 1 1 最简与或表达式化简 2 2 从输入到输出逐级写出5最简与或表达式 3 真值表 3 4 电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4 6逻辑图逻辑表达式例：最简与或表达式7真值表用与非门实现电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能8真值表电路功能描述6.2.2 组合逻辑电路的设计方法例例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B合向左侧时为0，合向右侧时为1；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。1 穷举法 1 (参参见见课课本本P P1 16 6的的例例2 2.2 2.1 1)9 2 逻辑表达式或卡诺图最简与或表达式化简 3 2 已为最简与或表达式 4 逻辑变换 5 逻辑电路图用与非门实现用异或门加非门实现10真值表电路功能描述例例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1 穷举法 1 2 2 逻辑表达式11 3 卡诺图最简与或表达式化简 4 5 逻辑变换 6 逻辑电路图 3 化简 4 111Y=AB+AC 5 6 12本节小结组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。组合电路的设计步骤：逻辑图写出逻辑表达式逻辑表达式化简列出真值表逻辑功能描述。组合电路的设计步骤：列出真值表写出逻辑表达式或画出卡诺图逻辑表达式化简和变换画出逻辑图。在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。136.3 编码器6.3.1 6.3.1 二进制编码器二进制编码器6.3.2 6.3.2 二二-十进制编码器十进制编码器退出退出6.3.2 6.3.2 优先编码器优先编码器14实现编码操作的电路称为编码器。6.3.1 二进制编码器3位二进制编码器输入8个互斥的信号输出3位二进制代码真值表15逻辑表达式逻辑图166.3.2 二-十进制编码器8421 BCD码编码器输入10个互斥的数码输出4位二进制代码真值表17逻辑表达式逻辑图181、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表6.3.3 优先编码器19逻辑表达式20逻辑图8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。212、集成3位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX 0表示是编码输出；YEX 1表示不是编码输出。集成3位二进制优先编码器74LS14822集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效23*集成3位二进制优先编码器74LS148的级联16线-4线优先编码器243、8421 BCD码优先编码器真值表25逻辑表达式26逻辑图274、集成10线-4线优先编码器28本节小结用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。296.4 译码器6.4.1 6.4.1 二进制译码器二进制译码器6.4.2 6.4.2 二二-十进制译码器十进制译码器6.4.3 6.4.3 数码显示译码器数码显示译码器退出退出6.4.4 6.4.4 用译码器实现组合逻辑函数用译码器实现组合逻辑函数30 把具有特定意义信息的二进制代码翻译出来的过程称为译码，实现译码操作的电路称为译码器。6.4.1 二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。311、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号32逻辑表达式逻辑图电路特点：与门组成的阵列332、集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、为选通控制端。当G11且 时，译码器处于工作状态；当G10或 时，译码器处于禁止状态。34真值表输入：自然二进制码输出：低电平有效353、74LS138的级联36二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。6.4.2 二-十进制译码器1、8421 BCD码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。37真值表38逻辑表达式逻辑图39将与门换成与非门，则输出为反变量，即为低电平有效。40、集成8421 BCD码译码器74LS42416.4.3 数码显示译码器1、七段半导体数字显示器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。4243b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极442、七段显示译码器真值表仅适用于共阴极LED真值表45a的卡诺图46b的卡诺图c的卡诺图47d的卡诺图e的卡诺图48f的卡诺图g的卡诺图49逻辑表达式50逻辑图512、集成显示译码器74LS48引脚排列图52功能表53辅助端功能542024/5/21 周二556.4.4 用译码器实现组合逻辑函数1、用二进制译码器实现逻辑函数画出用二进制译码器和与非门实现这些函数的接线图。写出函数的标准与或表达式，并变换为与非-与非形式。562、用二进制译码器实现码制变换十进制码8421码57十进制码余3码58十进制码2421码59*3、数码显示电路的动态灭零(可选)60本节小结把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。616.5 数据选择器和分配器6.5.1 6.5.1 数据选择器数据选择器6.5.2 6.5.2 数据分配器数据分配器退出退出626.5.1 数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从路输入中选择哪路输出。一、4选1数据选择器63逻辑图64集成双4选1数据选择器74LS153选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。65集成8选1数据选择器74LS151二、8选1数据选择器6674LS151的真值表67数据选择器的扩展68基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。三、用数据选择器实现组合逻辑函数69基本步骤确定数据选择器确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数 1 选用74LS153 2 74LS153有两个地址变量。70求Di 3 （1）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 71画连线图 4 4 72求Di的方法（2）真值表法C=1时时L=1，故，故D0=CL=0，故，故D2=0L=1，故，故D3=1C=0时时L=1，故，故D1=C73求Di的方法（3）图形法D0D1D3D274用数据选择器实现函数：例选用8选1数据选择器74LS151设A2=A、A1=B、A0=C求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=175画连线图766.5.2 数据分配器由地址码决定将输入数据送给哪路输出。真值表逻辑表达式地址变量输入数据77逻辑图78集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器数据输入端数据输入端G1=1G2A=0地址输入端地址输入端79数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统80本节小结1、数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用数据选择器确定地址变量求Di画连线图。812、数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。826.6 加法器和数值比较器6.6.1 6.6.1 加法器加法器6.6.2 6.6.2 数值比较器数值比较器退出退出83 一、半加器6.6.1 加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位84 二、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。85全加器的逻辑图和逻辑符号86 用与门和或门实现87 用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：8889实现多位二进制数相加的电路称为加法器。1、串行进位加法器构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点：进位信号是由低位向高位逐级传递的，速度不高。三、多位加法器902、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式91超前进位发生器超前进位发生器92加法器的级连集成二进制4位超前进位加法器93本节小结能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。94用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。6.6.2 数值比较器 一、1位数值比较器95逻辑表达式逻辑图96 二、多位数值比较器97真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A与B的比较结果，AB、AB、AB必须预先预置为0，最低4位的级联输入端AB和A=B 必须预先预置为0、1。101并联扩展1026.7 组合电路中的竞争冒险6.7.1 竞争冒险现象及其产生的原因在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号按此按钮返回主菜单103 （1）代数法。可以用公式法判断是否有冒险,例如Y=AC+B ，其中C有原变量和反变量，改变A、B的取值判断是否出现冒险。A=1，B=1时，Y=C+有“0”型冒险。因此，Y=AC+B 会出现“0”型冒险。同理，有Y=C时，会出现“1”型冒险。（2）卡诺图法。如下图所示,图中的卡诺圈相切则有竞争冒险,如圈“1”则为“0”型冒险,而圈“0”则为“1”型冒险，当卡诺圈相交或相离时均无竞争冒险产生。6.7.2 冒险现象的判别104卡诺图1056.7.3 消除竞争冒险的方法有圈相切，则有竞争冒险增加冗余项，消除竞争冒险106本节小结在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。扩展时需注意TTL电路与CMOS电路在连接方式上的区别。1072024/5/21 周二108