组合逻辑电路PPT培训讲学.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2018/5/29,#,第二章 组合逻辑电路,（,2-,1,）,组合电路,：输出仅由输入决定，与电路当前状态无关；电路结构中,无,反馈环路（无记忆）,（,2-,2,）,1.,由给定的逻辑图写出逻辑关系表达式。,分析步骤：,2.,用逻辑代数或卡诺图对逻辑表达式进行化简。,3.,列出输入输出状态表并得出结论。,电路 结构,输入输出之间的逻辑关系,2.1,组合逻辑电路的分析,和设计,2.1.1,组合逻辑电路的分析,（,2-,3,）,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,例：,（,2-,4,）,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入,A,、,B,、,C,中有,2,个或,3,个为,1,时，输出,Y,为,1,，否则输出,Y,为,0,。所以这个电路实际上是一种,3,人表决用的组合电路：只要有,2,票或,3,票同意，表决就通过。,4,（,2-,5,）,逻辑图,逻辑表达式,例：,最简与或表达式,（,2-,6,）,真值表,用与非门实现,电路的输出,Y,只与输入,A,、,B,有关，而与输入,C,无关。,Y,和,A,、,B,的逻辑关系为：,A,、,B,中只要一个为,0,，,Y=1,；,A,、,B,全为,1,时，,Y=0,。所以,Y,和,A,、,B,的逻辑关系为与非运算的关系。,电路的逻辑功能,（,2-,7,）,（,2-,8,）,练习 逻辑图,逻辑表达式,（,2-,9,）,电路的逻辑功能,当,3,个输入变量,A,、,B,、,C,取值一致,时，输出,F,=1,，否则输出,F,=0,所以这个电路可以判断,3,个,输入变量的取值是否一致，,故称为判一致电路。,任务要求,最简单的逻辑电路,2.1.2,组合逻辑电路,的设计,（,2-,10,）,逻辑抽象,列真值表,写表达式,化简或变换,画逻辑图,逻辑抽象：,1.,根据,因果关系,确定输入、输出变量,2.,变量,赋值,用,0,和,1,表示信号的不同状态,3.,根据功能要求列出,真值表,根据所用元器件,(,分立元件,或,集成芯片,),的情况将函数式进行化简或变换。,化简或变换：,组合逻辑电路的设计,真值表,电路功能描述,例,：,设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为,A,，楼下开关为,B,，灯泡为,F,。并设开关,A,、,B,掷向上方时为,1,，掷向下方时为,0,；灯亮时,F,为,1,，灯灭时,F,为,0,。根据逻辑要求列出真值表。,1,穷举法,1,实际电路图：,（,2-,11,）,2,逻辑表达式或卡诺图,最简与或表达式,化简,3,2,已为最简与或表达式,4,逻辑变换,5,逻辑电路图,用与非门实现,用同或门实现,（,2-,12,）,真值表,电路功能描述,例,：,用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄,3,种，,3,种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。,设红、绿、黄灯分别用,A,、,B,、,C,表示，灯亮时其值为,1,，灯灭时其值为,0,；输出报警信号用,F,表示，灯正常工作时其值为,0,，灯出现故障时其值为,1,。根据逻辑要求列出真值表。,1,穷举法,1,（,2-,13,）,2,逻辑表达式,最简与或表达式,化简,3,2,4,逻辑变换,3,4,（,2-,14,）,5,逻辑电路图,5,（,2-,15,）,练习,：某,工厂有,A,、,B,、,C,三个车间和一个自备电站，站内有两台发电机,G,1,和,G,2,。,G,1,的容量是,G,2,的两倍。如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。试画出控制,G,1,和,G,2,运行的逻辑图。,设：,A,、,B,、,C,分别表示三个车间的开工状态：,开工为“,1”,，不开工为“,0”,；,G,1,和,G,2,运行为“,1”,，不运行为“,0”,。,1.,根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取,“,0”,、“,1”,的含义。,（,2-,16,）,逻辑要求：如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,1.,根据逻辑要求列状态表,0,1,1,1,0,0,1,0,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,A B C,G,1,G,2,1,0,0,0,1,1,0,1,（,2-,17,）,2.,由状态表写出逻辑式,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,A B C,G,1,G,2,1,0,0,0,1,1,0,1,A,BC,00,1,0,01,11,10,1,1,1,1,或由卡诺图可得相同结果,3.,化简逻辑式可得：,（,2-,18,）,4.,用“与”门、“或”门和“异或”门构成逻辑电路,由逻辑表达式画出卡诺图，由卡诺图可知，该函数不可化简。,A,BC,00,1,0,01,11,10,1,1,1,1,（,2-,19,）,逻辑图,&,=1,1,C,G,1,G,2,A,B,&,&,=1,（,2-,20,）,利用逻辑代数变换，全部用“与非”门,构成逻辑电路。,A,B,C,A,B,C,&,&,&,&,&,&,&,&,&,G,1,G,2,（,2-,21,）,本节小结,组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。,组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等,5,种方法来描述，它们在本质上是相通的，可以互相转换。,组合电路,的分析步骤,：逻辑图写出逻辑表达式逻辑表达式化简列出真值表逻辑功能描述。,组合电路的设计步骤：列出真值表写出逻辑表达式或画出卡诺图逻辑表达式化简和变换画出逻辑图。,在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。,（,2-,22,）,加法器,十进制与二进制,十进制：,0,9,十个数码，“逢十进一”。,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,在数字电路中，为了把电路的两个状态,(,“1”,态和“,0”,态,),与数码对应起来，采用,二进制,。,二进制：,0,、,1,二个数码，“逢二进一”。,（,2-,23,）,加法器,加法器,:,实现二进制加法运算的电路,进位,如：,0 0,0 0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来的进位,半加器实现,要考虑低位,来的进位,全加器实现,（,2-,24,）,一、半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,A,B,两个输入,表示两个同位相加的数,两个输出,S,C,表示半加和,表示向高位的进位,逻辑符号：,半加器：,CO,A,B,S,C,（,2-,25,）,半加器逻辑状态表,A,B,S,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,逻辑表达式,逻辑图,&,=1,.,.,A,B,S,C,（,2-,26,）,二、全加器,输入,A,i,表示两个同位相加的数,B,i,C,i,-1,表示低位来的进位,输出,表示本位和,表示向高位的进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,A,i,B,i,C,i-1,S,i,C,i,CO,CI,（,2-,27,）,1.,列逻辑状态表,2.,写出逻辑式,A,i,B,i,C,i-1,S,i,C,i,0 0 0 0 0,0 0 1,1,0,0 1 0,1,0,0 1 1 0,1,1 0 0,1,0,1 0 1 0,1,1 1 0 0,1,1 1 1,1,1,（,2-,28,）,半加器构成的全加器,1,A,i,B,i,C,i-1,S,i,C,i,CO,CO,逻辑图,&,=1,1,A,i,C,i,S,i,C,i-1,B,i,&,&,=1,（,2-,29,）,全加器,SN74LS183,的管脚图,1,14,SN74H183,1A,i,1B,i,1C,i-1,1C,i,1S,i,2C,i-1,2C,i,2S,i,2A,i,2B,i,U,CC,GND,（,2-,30,）,应用举例：用一片,SN74LS183,构成两位串行进位全加器。,串行进位,2B,i,2C,i-1,2S,i,2C,i,全加器,2,2A,i,1B,i,1C,i-1,1S,i,1C,i,全加器,1,1A,i,A,1,A,0,B,1,B,0,D,1,D,0,C,1,C,0,A,0,B,0,A,1,B,1,+,D,0,D,1,C,0,C,1,最低位相加，无下级来的进位数，故把最低位的全加器的进位输入端,1C,i-1,接地。,（,2-,31,）,编码器,把二进制数码按一定规律编排，使每组数码具有一特定的含义，称为编码。,具有编码功能的逻辑电路称为编码器。,n,位二进制代码有,2,n,种组合，可以表示,2,n,个信息。,要表示,N,个信息所需的二进制代码应满足,2,n,N,（,2-,32,）,一、二进制编码器,将输入信号编成二进制代码的电路。,2,n,个,n,位,编码器,高低电平信号,二进制代码,（,2-,33,）,1.,分析要求：,输入有,8,个信号，即,N=8,，根据,2,n,N,的关系，即,n=3,，即输出为三位二进制代码。,例：,设计一个编码器，满足以下要求：,a,、将,I,0,、,I,1,、,I,7,8,个信号编成二进制代码。,b,、编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。,c,、设输入信号高电平有效。,（,2-,34,）,输入,输 出,Y,2,Y,1,Y,0,0 0 1,0 1 1,1 0 1,0 0 0,0 1 0,1 0 0,1 1 0,1 1 1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,2.,列编码表：,（,2-,35,）,3.,写出逻辑式并转换成“与非”式,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,输入,输 出,Y,2,Y,1,Y,0,0 0 1,0 1 1,1 0 1,0 0 0,0 1 0,1 0 0,1 1 0,1 1 1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,=,I,4,.,I,5,.,I,6,.,I,7,=,I,2,.,I,3,.,I,6,.,I,7,=,I,1,.,I,3,.,I,5,.,I,7,（,2-,36,）,4.,画出逻辑图,1,0,0,0,0,0,0,1,1,1,I,7,I,6,I,5,I,4,I,3,I,1,I,2,&,&,&,1,1,1,1,1,1,1,Y,2,Y,1,Y,0,（,2-,37,）,将十进制数,0,9,编成二进制代码的电路,二、二,十进制编码器,表示十进制数,4,位,10,个,编码器,高低电平信号,二进制代码,（,2-,38,）,列编码表：,四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示,0,9,十个数码，最常用的是,8421,码。,即从,0000,1111,四位二进制数中取前十种状态，表示,0,9,十个数字,。,0,0,0,输 出,输 入,Y,1,Y,2,Y,0,0,(,I,0,),1,(,I,1,),2,(,I,2,),3,(,I,3,),4,(,I,4,),5,(,I,5,),6,(,I,6,),7,(,I,7,),8,(,I,8,),9,(,I,9,),Y,3,0,0,0,1,1,1,0,1,0,0,0,0,1,1,1,1,0,0,0,1,1,0,1,1,0,0,0,0,0,0,0,0,0,0,1,1,1,8421BCD,码编码表,（,2-,39,）,写出逻辑式并化成“或非”门和“与非”门,Y,3,=,I,8,+,I,9,.,=,I,4,+,I,6,I,5,+,I,7,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,+,I,9,.,=,I,1,+,I,9,I,3,+,I,7,I,5,+,I,7,.,.,=,I,2,+,I,6,I,3,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,（,2-,40,）,画出逻辑图,1,0,0,0,0,0,0,0,0,1,1,1,0,1,1,0,1,0,0,1,&,&,&,1,1,1,1,1,1,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,Y,3,Y,2,Y,1,Y,0,（,2-,41,）,当有,两个或两个以上,的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,三、优先编码器,（,2-,42,）,T4147,编码器功能表,I,9,Y,0,I,8,I,7,I,6,I,5,I,4,I,3,I,2,I,1,Y,1,Y,2,Y,3,1 1 1 1 1 1 1 1 1 1 1 1 1,输 入 （,低电平有效,）,输 出（,8421,反码,）,0,0 1 1 0,1,0,0 1 1 1,1 1,0,1 0 0 0,1 1 1,0,1 0 0 1,1 1 1 1,0,1 0 1 0,1 1 1 1 1,0,1 0 1 1,1 1 1 1 1 1,0,1 1 0 0,1 1 1 1 1 1 1,0,1 1 0 1,1 1 1 1 1 1 1 1,0,1 1 1 0,（,2-,43,）,例,:T4147,集成优先编码器,(10,线,-4,线,),T4147,引脚图,低电平,有效,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,T4147,（,2-,44,）,译码器和数字显示,译码是编码的反过程，它是将输入代码的组合译成一个特定的输出信号。,一、二进制译码器,8,个,3,位,译码器,二进制代码,高低电平信号,（,2-,45,）,状 态 表,例：,三位二进制译码器（输出高电平有效）,输 入,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 0 0,1,0 0 0 0 0 0 0,0 0 1 0,1,0 0 0 0 0 0,0 1 0 0 0,1,0 0 0 0 0,0 1 1 0 0 0,1,0 0 0 0,1 0 0 0 0 0 0,1,0 0 0,1 0 1 0 0 0 0 0,1,0 0,1 1 0 0 0 0 0 0 0,1,0,1 1 1 0 0 0 0 0 0 0,1,输 出,（,2-,46,）,写出逻辑表达式,Y,0,=,A B C,Y,1,=,A B C,Y,2,=,A B C,Y,3,=,A B C,Y,7,=,A B C,Y,4,=,A BC,Y,6,=,A B C,Y,5,=,A B C,（,2-,47,）,逻辑图,C,B,A,1,1,1,&,&,&,&,&,&,&,&,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 1 1,1 0 0,1,0,0,0,0,0,0,0,（,2-,48,）,例：,二位二进制译码器（输出低电平有效）,逻辑状态表,逻,辑,式,A,1,A,0,Y,0,Y,1,Y,2,Y,3,0,0,0,1,1,1,0,1,1,0,1,1,1,0,1,1,0,1,1,1,1,1,1,0,（,2-,49,）,&,&,&,&,1,1,A,1,A,0,逻辑图,（,2-,50,）,2-4,线译码器,74LS139,的内部线路,输入,输出,A,1,A,0,&,&,&,&,1,1,加了,1,个控制端,1,（,2-,51,）,74LS139,的功能表,S=1,时，,4,个输出均为,1,，,A,0,、,A,1,输入无效；,S=0,时，输出的状态由,A,0,、,A,1,决定。,符号上加“,”,表示低电平有效。,（,2-,52,）,74LS139,管脚图,一片,139,中含两个,24,线译码器,引线上加“,o”,也表示低电平有效。,（,2-,53,）,二、,二,-,十进制显示译码器,数字系统中运行的是二进制数，但在数字测量仪表和各种显示系统中，为了便于表示测量和运算的结果以及对系统的运行情况进行监测，常需将数字量用人们习惯的十进制字符直观地显示出来，这就要靠专门的译码电路把二进制数译成十进制字符，通过驱动电路由数码显示器显示出来。在中规模集成电路中，常把译码和驱动电路集于一体，用来驱动数码显示管。,二,十进制代码,译码器,驱动器,显示器,（,2-,54,）,半导体数码管,由,7,个,发光二极管按一定形状组合后封装而成。每个发光二极管实质上是一个,PN,结，当外加正向电压时发光。右图是由,7,只条状发光二极管和,1,只点状发光二极管组成的半导体数码管。,7,只条状发光二极管分别为,8,字图形的一段，控制不同字段的,二极管发光，就可显示不同的字形。如,7,段全亮时，就显示数字“,8”,。,1.,半导体数码管,由七段发光二极管构成,（,2-,55,）,g,f,e,d,c,b,a,1.,半导体数码管,由七段发光二极管构成,例：,共阳极接法,a b c d e f g,1 0 0 1 1 1 1,0 0 1 0 0 1 0,低电平时发光,高电平时发光,a,b,c,d,e,f,g,共阴极接法,共阳极接法,a,b,c,g,d,e,f,+,d,g,f,e,c,b,a,g,f,e,d,c,b,a,（,2-,56,）,2.,七段译码显示器,Q,3,Q,2,Q,1,Q,0,a,g,f,e,d,c,b,译码器,二,十进制代码,(,共阳极,),1,0,0,1,1,0,0,0,0,0,0,7,个,4,位,（,2-,57,）,七段显示译码器状态表,g,f,e,d,c,b,a,Q,3,Q,2,Q,1,Q,0,a b c d e f g,0 0 0 0 0 0 0 0 0 0 1 0,0 0 0 1 1 0 0 1 1 1 1 1,0 0 1 0 0 0 1 0 0 1 0 2,0 0 1 1 0 0 0 0 1 1 0 3,0 1 0 0 1 0 0 1 1 0 0 4,0 1 0 1 0 1 0 0 1 0 0 5,0 1 1 0,1,1 0 0 0 0 0 6,0 1 1 1 0 0 0 1 1 1 1 7,1 0 0 0 0 0 0 0 0 0 0 8,1 0 0 1 0 0 0,1,1 0 0 9,输 入,输 出,显示数码,若使用共阴极数码管，则将表中的,0,和,1,对换。,（,2-,58,）,把上页状态表写出逻辑式并化简得：,按上述逻辑关系并增添试灯、灭灯等功能，集成为一片芯片，型号,74LS47,，其管脚图如下页。,（,2-,59,）,显示译码器,74LS47,的管脚图,1,16,74LS47,B,C,LT,D,A,e,a,b,c,d,f,g,U,cc,GND,RBI,图中第,3,、,4,、,5,脚均是,低电平有效,。故有的书用符号：,LT,、,RBI,表示。,（,2-,60,）,显示译码器,74LS47,的逻辑功能表,输 入,输 出,显 示,D,A,a,g,1,0,0000000,8,（试灯）,8421,码,译码,显示,09,LT,RBI,1,1,1,0000,0,1,1,1111111,动态灭灯,0,1111111,熄灭,（,2-,61,）,LT-,试,灯输入端，用来测试七段数码管的好坏。,RI-,熄灭,信号输入端，可控制数码管是否显示。,RBO-,灭,零信号输出端。,RBI-,灭,零输入端，用来熄灭不需要显示的,0,。,74LS47,与七段显示器件的连接,显示译码器输出与数码管对接时，要分别串一只,100,的限流电阻，否则烧坏数码管。,b,f,a,c,d,e,g,b,f,a,c,d,e,g,D,C,B,A,+5V,GND,LT,RBI,+5V,（,2-,62,）,74LS47,与七段显示器件的连接,显示译码器输出与数码管对接时，七段发光二极管也可以共用一只,100,的限流电阻，只要电阻功率足够。,b,f,a,c,d,e,g,b,f,a,c,d,e,g,D,C,B,A,+5V,GND,LT,RBI,+5V,（,2-,63,）,数据分配器和数据选择器,在数字电路中，当需要进行远距离多路数字,传输时，为了减少传输线的数目，发送端常通过,一条公共传输线，用多路选择器分时发送数据到,接收端，接收端利用多路分配器分时将数据分配,给各路接收端，其原理如图所示。,使能端,多路选择器,多路分配器,发送端,接收端,I,Y,D,0,D,1,D,2,D,3,S,A,0,A,1,传输线,A,0,A,1,D,0,D,1,D,2,D,3,S,数据选,择控制,数据分,配控制,（,2-,64,）,一、数据选择器,从,多路,数据中选择其中所需要的,一路,数据输出。,例：,四选一数据选择器,输入数据,输出数据,使能端,D,0,D,1,D,2,D,3,Y,S,A,1,A,0,控制信号,（,2-,65,）,多路选择器广泛应用于多路模拟量的采集及,A/D,转换器中。,由逻辑图写出逻辑表达式,CT74LS153,功能表,使能,选 择,输出,S,A,0,A,1,Y,1,0,0,0,0,0,0,1,1,0,0,1,1,0,D,3,D,2,D,1,D,0,1,S,A,1,1,D,3,1,D,2,1,D,1,1,D,0,1,W,地,CT74LS153,（双,4,选,1,）,2,D,3,2,D,2,2,D,1,2,D,0,2,W,A,0,2,S,U,CC,15,14,13,12,11,10,9,16,1,3,2,4,5,6,7,8,（,2-,66,）,二、数据分配器,将一个数据,分时,分送到多个输出端输出。,数据输入,控制信号,使能端,D,Y,0,Y,1,Y,2,Y,3,S,A,1,A,0,数据输出端,确定芯片是否工作,确定将信号送到哪个输出端,（,2-,67,）,数据分配器的功能表,Y,3,Y,2,Y,1,Y,0,使能,控 制,输 出,S,A,0,A,1,1,0,0,0,0,0,0,1,1,0,0,1,1,0,D,0,0,0,0,0,D,0,0,0,0,0,D,0,0,0,0,0,D,（,2-,68,）,由 开 关 组 成 的 逻 辑 电 路 如 图 所 示，设 开 关,A,、,B,分 别 有 如 图 所 示 为“,0”,和“,1”,两 个 状 态，则 电 灯 亮 的 逻 辑 式 为,(),。,（,2-,69,）,由 开 关 组 成 的 逻 辑 电 路 如 图 所 示，设 开 关 接通 为“,1”,，断 开 为“,0”,，电 灯 亮 为“,1”,，电 灯 暗 为“,0”,，则 该 电 路 的 逻 辑 式 为,(),。,(a),F,0,(b),F,1,(c),F,A,（,2-,70,）,（,2-,71,）,（,2-,72,）,