第3章-组合逻辑电路.ppt

第,3,章 组合逻辑电路,在数字系统中，通常根据逻辑功能的不同，将数字电路分为,组合逻辑电路,和,时序逻辑电路,两大类。,组合逻辑电路,是具有一组输出和一组输入的非,记,忆性逻辑电路。组合逻辑电路具有以下,特点,：,(1),输出、输入之间没有反馈延时电路；,(2),电路中没有记忆元件。,单元导读：,组合逻辑电路的分析与设计方法；常用中规模集成组合逻辑电路的功能及使用方法；用中规模集成电路设计组合逻辑电路。,学习重点：,用中规模集成电路设计组合逻辑电路。,第,3,章,组合逻辑电路,3.1,组合逻辑电路的分析方法和设计方法,组合逻辑电路可以有一个或多个输入端，也可以有一个或多个输出端。其一般框图如图所示。在组合逻辑电路中，数字信号是单向传递的，即只有从输入端到输出端的传递，没有反向传递，所以各输出仅与各输入的即时状态有关。,对某个给定的逻辑电路进行分析，目的是为了了解电路的工作特性、逻辑功能、设计思路，或为了评价电路的技术经济指标等,。组合逻辑电路,的分析框图如图所示。,3.1.1,组合逻辑电路的分析,其步骤是：,1,.根据给定的逻辑电路图，写出各输出端的逻辑表达式。,2,.将得到的逻辑表达式化简。,3,.由简化的逻辑表达式列出真值表。,4,.根据真值表和逻辑表达式对电路进行分析，判断该电路所能完成的逻辑功能，作出简要的文字描述，或进行改进设计。,例,3,-,1,如图所示为一高电平报警电路，试找出其报警和保持正常工作的条件。,解,:,(1),由逻辑图写出,逻辑表达式,。,(2),列出真值表。,真值表,(3)电路逻辑功能的分析。从表中看出：,输入,A,、,B,、,C,中变量取值相同时，输出,F,=0，电路保持正常工作，否则，输出,F,=1，发出告警信号。它是一种输入不一致鉴别器，只要输入信号不完全相同，就能判别出来，这类电路在数字系统中是经常遇到的。,组合逻辑电路的设计，是根据给定的功能要求，找出用最少逻辑门来实现该逻辑功能的电路。,其步骤：,1,.分析给定的实际逻辑问题，根据设计的逻辑要求列出真值表。,2,.根据真值表写出组合逻辑电路的逻辑函数表达式并化简。,3,.根据最简输出逻辑函数表达式画逻辑图。,3.1.2,组合逻辑电路的设计,例,3,-,2,设计三位判奇电路,解：,设,A,、,B,、,C,三个变量中，有奇数个,1,时，输出,F,=1,，否则,F,=0,。分析设计要求，列出真值表。,将输出逻辑函数,化简后，函数表达式为：,真值表,根据输出逻辑函数表达式画出逻辑图。,用文字、符号或者数码表示特定对象的过程都可叫做编码。,例如：,开运动会给运动员编号、电信局为用户排电话号等都是编码。,3.2,编码器和译码器,3.2.1,编码器,通常编码器有,m,个输入端,(,I,0,-,I,m,-1,),，需要编码的信号从此处输入；有,n,个输出端,(,Y,0,-,Y,n,-1,),，编码后的二进制信号从此处输出。,m,与,n,之间满足,m,2,n,的关系。编码器还有使能输入端,ST,，它用于控制编码器是否进行编码；使能输出端,Y,S,和优先标志输出端,Y,EX,等控制端，它们主要用于编码器间的级联。编码器的功能就是从,m,个输入信号中选中一个且编成一组二进制代码并行输出。,例如：,在抢答器电路中将,4,个抢答器的输出信号编为二进制代码。要求是将,4,位抢答者的抢答信号,(,假设分别为,A,3,、,A,2,、,A,1,、,A,0,),，编成二进制代码。根据,m,2,n,=4,的原则，输出两位,(,n,=2),的二进制代码，用,F,1,F,0,表示。根据设计要求，可列出真值表。,编码表,由于输入变量互相排斥，即抢答器在任何时刻，只能有一个输入变量为,1,。根据这一特殊约束条件，只要将输出函数值为,1,时的输入变量直接加起来就可得到,F,1,、,F,0,的表达式为,:,用或门实现该编码器的示意图。由于它有,4,个输入端，,2,个输出端，故称为,4-2,线编码器,。,1,.ASCII,码,ASCII,码是一种通用的编码，用于大多数计算机和电子设备中。大多数计算机键盘都以,ASCII,码为标准。当输入一个字母、数字、符号或者控制命令时，相应的,ASCII,码就会进入计算机中。,ASCII,码是一种字母数字混合编码，其中包含字母、数字、标点和其他一些特殊符号。,ASCII,码的标准形式是由7位二进制码表示的128种字符和符号,。,一、二进制编码器,2,.,二进制编码器,集成电路二进制编码器74LS148,74LS148,是,8-3,线优先编码器，常用于优先中断系统和键盘编码。,74LS148,编码器功能表,74LS148,引脚排列图,为了便于级联扩展，,74LS148,增加了使能端和优先扩展端和。为使能输入端，低电平有效，即只有当,=0,时，编码器才工作。为选通输出端，输出低电平有效时，表示“电路工作，但无编码输入”。,为扩展输出端，当,=0,时，只要有编码信号，则,=0,，说明有编码信号输入，输出信号是编码输出；,=1,表示不是编码输出。,1.BCD,码,BCD,码是一种二进制编码，它将每个十进制数字,(0,到,9),表示成一个,4,位的二进制数。即：,BCD,码仅仅表示,10,个十进制数字。用,BCD,码表示十进制数时，必须用一个4位编码来表示每个十进制数字。由两个阿拉伯数字构成的十进制数，就需要用两个,4,位的,BCD,码来表示；由三个阿拉伯数字构成的十进制数就需要用三个,4,位的,BCD,码来表示。依次类推。,二、二十进制编码器,将十进制的,0-9,个数码编为二进制代码的逻辑电路，称为二十进制编码器。,BCD,码的应用：,BCD,码可用作输入码(例如计算器的键盘)。,BCD,码也能够用于小键盘。每当按下数字小键盘上的某个键时，与小键盘相连的逻辑电路就会产生表示该数字的唯一,4,位编码。,例,3-3,键控,8421BCD,码编码器。,解：,设,S,0,-,S,9,十个按键代表输入的十个十进制数符号,0-9,，输入为低电平有效，即某一按键按下，对应的输入信号为,0,。输出对应的,8421,码为,4,位码，所以有四个输出端,A,、,B,、,C,、,D,。其中,GS,为控制使能标志，当按下,S,0,-,S,9,任意一个键时，,GS,=1,，表示有信号输入；当,S,0,-,S,9,均没按下时，,GS,=0,，表示没有信号输入，此时的输出代码,0000,为无效代码。逻辑图如图所示。,在优先编码器中，允许几个信号同时输入，但是电路只对其中优先级别最高的进行编码，而不会对级别低的信号进行编码，该电路称为优先编码器。常用的优先编码器有,8,线,3,线优先编码器,74LS148，10,线,4,线,8421BCD,优先编码器,74LS147,等。,二十进制优先编码器是将十进制的,10,个数码,0、1、2、3、4、5、6、7、8、9,(或其他十个信息)编成二进制代码的逻辑电路。这种二进制代码又称为二十进制代码，简称,BCD,码。又称为,10,线,4,线编码器,.,三、优先编码器,-,为编码信号输入端，输入低电平,0,有效，表示有编码请求；输入高电平,1,无效，表示无编码请求。编码为高位优先。-,为数码输出端，反码形式,(1111,相当于,0000),。,74LS147,只有,10,种输出状态：,1111-0110,，其反码为,0000-1001,。,74LS147,引脚图,74LS147,功能表,译码是编码的逆过程。译码则是将表示特定意义的二进制代码翻译出来。实现译码功能的电路称为译码器。译码器输入为二进制代码，输出为与输入代码对应的特定信息。译码器有二进制译码器、二十进制译码器等。,3.2.2,译码器,把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，称为二进制译码器。,二进制译码器又称全译码器，它有,n,个输入端，,2,n,个输出端，对应每一种输入组合，只有一个输出端是有效电平，其他输出端均为无效电平。,设输入是3位二进制代码,A,2,、,A,1,、,A,0,，由于,n,=3,，而三位二进制代码可表示,8,种不同的状态，所以输出,必须是,8,个译码信号，设,8,个输出信号分别为,Y,0,、,Y,1,Y,7,。,一、二进制译码器,据,二进制译码器的功能，可列出三位二进制译码器的真值表。,三位二进制译码器的真值表,逻辑表达式：,根据上述逻辑表达式画出的逻辑图,：,三位二进制译码器,74LS138,有,3,个输入端，,8,个输出端，因此称为,3-8,线译码器。有,3,个使能控制端,ST,A,、,和,，,ST,A,高电平有效，、,低电平有效，即当,ST,A,=1,，,时，译码器译码，根据输入,A,0,-,A,2,组合，译码输出低电平有效。,3,个使能控制端只要有一个无效，芯片禁止译码，输出全,1,。,74LS138,是3线-8线译码器。,74LS138,功能表,输出逻辑表达式,把二十进制代码翻译成,10,个十进制数字信号的电路，称为二十进制译码器,。又,称为,4,线,10,线译码器。,8421,码译码器的真值表,二、二十进制译码器,各输出函数的表达式,：,注：,如果要输出为反变量，即为低电平有效，则只要将图所示电路中的与门换成与非门即可。,8421BCD,码译码器的逻辑图,：,图中的,A,3,、,A,2,、,A,1,、,A,0,为输入端，,-为输出端，低电平有效。,74LS42,是二,十进制译码器，又称,4,线,10,线译码器。,74LS42,逻辑符号及引脚排列图,：,当输入,BCD,码,0000-1001,时，十进制译码输出低电平有效；当输入,1010-1111,时，输出均为高电平，因此电路有拒绝无效码(又称伪码)输入的功能。若将最高位输入,A,3,作为使能端，输出和不用时，则,74LS42,可作,3,线,8,线译码器使用。,74LS42,功能表,在各种数字设备中，经常需要将数字、文字和符号直观地显示出来，供人们直接读取结果，或用来监视数字系统的工作情况。因此，显示电路是许多数字设备中必不可少的部分。用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来，各种电路称为显示译码器。,显示译码器主要由译码器和译码驱动器两部分组成，通常这两者都集成在一块芯片中。,一般输入为二十进制代码，其输出的信号用于驱动显示器件，显示出十进制数字来。,3.3,数码显示器和译码驱动器,LED,数码管,数码显示器,：,在数字电路中最常用的有二极管显示器(LED)，液晶显示器(LCD)、荧光数码管等。常见的是七段LED数码显示器俗称数码管，其工作原理是将要显示的十进制数码分成七段，每段为一个发光二极管，利用不同发光段的组合来显示不同的数字。,在显示应用领域，,BCD,码可以转换成七段码格式，这在数字显示器件中很常见。某些系统按照规则二进制的形式处理数据，然后将结果转换成,BCD,码进行,显示。,二十进制七段显示译码器的真值表,74LS48,为高电平有效二十进制译码器，用于驱动共阴极的,LED,显示器。,熄灭输入信号,灯测试信号,灭“0”输入和,灭“0”输出,灭零输入/动态灭零输出端,几种驱动显示器电路,：,假如有多路信息需要通过一条线路传输或多路信息需要逐个处理，这时就要有一个电路，它能选择某个信息而,排斥其他信息,，称作,数据选择,。反之，把一路信息逐个安排到各输出端去，叫做,数据分配,。能完成上述功能的电路称为数据选择器和数据分配器。它们分别安装在线路的两端。,3.4,数据选择器和数据分配器,线路上的选择器和分配器,数据选择器有,2,选,1、4,选,1、8,选,1,等电路形式。,4,选1数据选择器有,4,个输入数据,D,0,-,D,3,，一个数据输出端,Y,。,A,1,、A,0,是两个选择控制信号或地址输入信号，当,A,1,、A,0,取值分别为,00、01、10、11,时，分别选择数据,D,0,、,D,1,、,D,2,、,D,3,从,Y,输出。,输出Y的逻辑表达式为：,随着,A,1,、,A,0,取值不同，被打开的与门也随之变化，,3.4.1,数据选择器,而,只有加在被打开与门输入端的数据才能传送到输出端，所以,A,1,、,A,0,也称为地址码或地址控制信号。,4,选,1,数据选择器的真值表,逻辑图,常用的集成数据选择器有：,二位四选一数据选择器,74LS153,；,四位二选一数据选择器,74LS157,；,八选一数据选择器,74LS151,；,十六选一数据选择器,74LS150,。,D,0,-,D,3,为数据输入端，其个数称为通道数；,A,1,、,A,0,是,地址输入，,为两个数据选择器共用。地址输入端,n,与通道数,N,应满足,N,=2,n,。,数据,A,1,、,A,0,取值组合，输出,Y,选取,D,0,-,D,3,中的一路数据进行传输；使能端又称选通端，低电平有效。,当,=1,时，,Y,=0,，数据选择器关闭；当,=0,时，地址,A,1,A,0,依次改变；由,00011011,，则选择器将依次输出,D,0,D,1,D,2,D,3,，这样便将同时并行输入的代码转变为依次输出的串行代码。,74LS153,功能表,8,选,1,数据选择器,74LS151,D,0,-,D,7,是数据输入端，,W,是原码输出端，,A,0,、,A,1,、,A,2,是三位地址码，是使能端，低电平有效。,将一路数据分配到多路装置的电路称为数据分配器。能够将串行数据变为并行数据输出，又称多路解调器。其逻辑功能与数据选择器相反，它将一个输入数据分时传送到多个输出端输出，也就是一路输入，多路输出。,通常数据分配器有,1,根输入线，,n,根选择控制线和,2,n,根输出线，称为,1,路,2,n,路数据分配器。,3.4.2,数据分配器,真值表,1,路,4,路数据分配器逻辑图,1,路,4,路数据分配器,逻辑表达式,为,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。,1,位数值比较器,设：输入,A,、,B,为两个二进制数，,当,AB,时，,L,1,1；,AB,时，,L,2,1；,AB,时，,L,3,1。,逻辑表达式,逻辑图,真值表,3.4.3,数值比较器,两种集成数值比较器的引脚排列图,：,在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。,产生竞争冒险的原因：主要是门电路的延迟时间产生的。,3.5,组合电路中的竞争与冒险,3.5.1,产生竞争冒险的原因,产生正、负跳变脉冲的竞争冒险,在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。只要输出函数在一定条件下能简化成,或,就可判定存在竞争冒险。,3.5.2,竞争冒险的判别与识别,一、代数法判断,凡是函数卡诺图中存在相切而不相交的方格群的逻辑函数，都存在竞争冒险现象。卡诺图中，有圈相切，则存在竞争冒险。,二、用卡诺图法判断,在电路输入端加入所有可能发生状态变化的波形，观察输出端是否出现高电平窄脉冲或低电平窄脉冲，这种方法比较直观可靠。,通过在计算机上运行数字电路的模拟程序，能够迅速查出电路是否会存在竞争冒险现象。,三、实验法判断,四、使用计算机辅助分析手段判断,在组合电路输出门的某一输入端加入一个选通信号，可以有效地消除任何冒险现象。当选通信号为,“0”,时，输出门一直为,1,，此时电路的冒险不会出现在输出端。待电路稳定后，才让选通信号为,“1”,，使输出为稳定状态的值，即反映真值表确定的逻辑功能。,由于竞争冒险现象所产生的干扰脉冲非常窄，,所以可在逻辑门的输出端接一个容量很小的滤波电容来加以消除,，其容量为,4-20pF,之间。,3.5.3,消除竞争冒险的方法,一、接滤波电容,二、增加选通电路,例：,，,在,B,=,C,=1时,，当,A,的状态发生变化时，将产生竞争冒险现象。如果在函数式中增加一个冗余项,BC,，则函数表达式,变,成,则当,B=C=1,时，无论,A,如何变化，输出,F,始终为,1,，从而消除了竞争冒险现象。可以,说，从逻辑上看,BC,项对于函数F是多余的，所以称之为冗余项。,三、增加冗余项，修改逻辑设计,3.6,组合逻辑电路实践,3.6.1,组合逻辑实践电路,例,3,-,4,用译码器和门电路构成一位全加器，它能将两个二进制数及来自低位的进位数进行相加，并产生和数与进位数,。,一、一位全加器,解：,分析设计要求，列出真值表。设二进制数在第,i,位相加，输入变量分别为被加数,A,i,、加数,B,i,，来自低位的进位数,C,i-1,。输出函数分别为本位和,S,i,、向相邻高位的进位数,C,i,。全加器的标准输出与或表达式为：,真值表,将逻辑函数,S,i,、,C,i,与,74LS138,的输出表达式进行比较。设,A,i,=,A,2,、,B,i,=,A,1,、,C,i-1,=,A,0,。,得：,连线图,例,3,-,5,用双,4,选,1,数据选择器,74LS153,和门电路构成一位全加器。解：设计过程同上。,全加器的输出逻辑函数表达式为,：,写出数据选择器的输出逻辑函数。,74LS153,的输出逻辑函数式为,：,将全加器的输出逻辑函数式与数据选择器的输出逻辑函数式进行比较。设,S,i,=1,Y,，,A,i,=,A,1,，,B,i,=,A,0,时，则,：,设,C,i,=2,Y,，,A,i,=,A,1,，,B,i,=,A,0,时，则,：,半加器和全加器的逻辑符号,连线图,：,全加器逻辑：,一个全加器可以用两个半加器和一个或门实现，如图,3.36,所示。图中，第二个半加器把第一个半加器的输出和项与进位输入项相加，或门把两个半加器的进位输出项结合起来，得到最终的进位输出。用两个半加器和一个或门构成一个全加器。,全加,器可以一次完成带输入进位的两位加法。但是在大多数应用中，需要实现,4、8、16,或,32,位的二进制数加法运算。为了完成两个二进制数的加法，每一位都需要一个全加器。,并行二进制加法器,：,是一种由两个或多个全加器构成的逻辑电路，用于完成两个二进制数的加法。,4,个全加器可以实现两个4位数的加法运算。,4,位并行二进制加法器,例,3-6,完成下面两个,4,位二进制数的加法，并用并行二进制加法器实现两者的加法运算：,解：把两个加数输入并行加法器，所得结果如图。,并行二进制加法器每次只能完成两个数的加法。若要完成多个数的加法，则需要按顺序两两相加。,解：输入：,A,、,B,、,C,；输出：,Z,。,同意用,1,表示，不同意用,0,表示，方案通过用,1,表示，否定用,0,表示，列逻辑函数的表达式为：,真值表,例3,-,7,试用数据选择器实现三人多数表决器电路,。,二、实现多个数相加,由于逻辑函数,Z,中有,A,、,B,、,C,三个变量，所以，可以利用,8,选,1,数据选择器实现。,写出,8,选,1,数据选择器的输出表达式,Z,：,比较,Z,和,Z,两式中最小项的对应关系。,设,Z,=,Z,，,A,=,A,2，,B,=,A,1，,C,=,A,0。,Z,式中包含,Z,式中的最小项时，数据取,1,，不包含,Z,式中的最小项时，数据取,0,。由此得：,用数据选择器实现三人多数表决器电路。,例,3,-,8,用,74LS151,实现组合逻辑电路逻辑功能。,对输入为三变量的组合逻辑电路，既可以用基本门电路实现，也可以利用,74LS151,实现，且后一方法可使电路简单，可靠性好。,例如：实现,例,3-9,用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄,3,种，,3,种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。解：,(1),根据逻辑要求列真值表。设红、绿、黄灯分别用,A,、,B,、,C,表示，灯亮时其值为,1,，灯灭时其值为,0,；输出报警信号用,Y,表示，灯正常工作时其值为,0,，灯出现故障时其值为,1,。,(2),写逻辑表达式并化简。,(3),画,逻辑图。,真值表,连线图,(1),用,2,片,74LS00,组成逻辑电路。为便于接线和检查,，,在图中要注明芯片编号及在图中要注明芯片编号及各引脚对应的编号。,(2),图中,A,、,B,、,C,接逻辑电平开关，,Y,1,、,Y,2,接发光管电平显示。,3.6.2,组合逻辑电路功能测试,一、组合逻辑电路的功能测试,(3),改变,A,、,B,、,C,的状态填表并写出,Y,1,、,Y,2,逻辑表达式。,(4),将运算结果与测试结果比较。,(1)74LS183,功能测试,图中,A,i,、,B,i,为加数，,C,i,-1,为低位的进位，,S,i,为和数，,C,i,为本位的进位。测试该芯片的功能，并将结果列成真值表形式。,二、一位全加器,74LS183,功能测试及应用,(2)74LS183,芯片构成的电路如图所示。,在,A,、,B,、,C,、,D,、,E,端输入不同的逻辑状态，观察并记录输出,F,的相应状态。结果列成真值表的形式，并说明电路实现何种功能？,用,74LS183,芯片接成图所示电路。改变输入的状态，观察并记录输出,Z,的变化。说明电路实现什么功能。,用74LS283芯片构成的码制变换电路如图所示。,图中DCBA端输入8421BCD码，观察芯片的输出Y4Y3Y2Y1相应的状态，说明此电路实现哪种码制的变换,。,三、四位超前进位全加器,74LS283,功能测试及应用,12,位数值比较器电路,四、测量,BCD,七段译码器,74LS247,的逻辑功能,将带有,74LS247,电路和,BCD,七段译码器的测试板的输入信号,D,、,C,、,B,、,A,分别接至逻辑电平，由四个逻辑开关提供逻辑电平。端也接入逻辑电平，当使用 时，端接电平显示。,测试,74LS247,的译码功能，和 端都悬空或接“,1”,，然后根据,BCD,码改变,D,、,C,、,B,、,A,，将数码管的显示结果填入表中。,五、测试,74LS138,的逻辑功能,六、验证,74LS151,的逻辑功能,七、验证,4539,的逻辑功能,将双,2,-,4,线译码器转换为,3,-,8,线译码器。,(1),画出转换电路图。,(2),接线并验证设计是否正确。,(3),设计并填写该,3-8,线译码器功能表，画出输入、输出波形。,八、译码器转换,(1),将双,4,选,1,数据选择器,74LS153,参照图测试其功能,(2),调整脉冲信号发生器，使之输出四路不同频率的连续脉冲信号，分别送到数据选择器的四个输入端，将选择端置位，使输出端可分别观察到,4,种不同频率的脉冲信号。,(3),分析上述测试结果并总结数据选择器作用。,九、数据选择器的测试及应用,前面讨论了逻辑门中一些常见故障的影响。本节将给出一些开路,/,短路输入和开路,/,短路输出的具体示例，对于加法器和比较器，首先分析它们影响，并掌握故障的分析方法。,3.7,故障诊断,电平恒定是指当逻辑器件的输入或输出电平始终不发生变化。可能恒为高电平，也可能恒为低电平。导致电平恒定故障，起因可能是短路到地、短路到电源或者是短路到另一个输入,/,输出,(,输入,/,输出可能位于发生故障的逻辑器件内部，也可能位于其外部,),。此外，电平恒定还可能源于开路连接,(,也可能位于逻辑器件的内部和外部,),。因此，当出现电平恒定故障时，应该着重检查器件引脚和,PCB,板之间的连接情况，防止出现开路或短路。,3.7.1,电平恒定,加法器中的输入开路或短路，会导致输出和项错误，除非故障时输入电平与恒定电平相同。比如，假定图中,4,位加法器的输入,A,2,恒为高电平，则意味着加数,A,2,位的值总是,1,。,显然,，当输入为,0000,、,0001,、,0100,、,0101,、,1000,、,1001,、,1100,或,1101,时，,A,2,不是,1,，求和结果不正确；对于其它输入则是正确的，因为输入恒为高电平，,A,2,总是,1,。,3.7.2,4,位加法器,加法器的测试方法之一是，为,A,4,A,3,A,2,A,1,和,B,4,B,3,B,2,B,1,输入端提供两组输入数据，首先令,A,组恒为全零，,B,组遍历所有可能的取值。然后将两组输入位置对换，再进行一次上面的测试过程。如果加法器没有故障，那么在测试过程中，输出总是等于遍历的那组输入,并随之变化。,图说明了当加法器中输入,A,2,恒为高电平时，如何使用二进制序列输入来找出该错误。同理，任意输入,/,输出引脚电平恒定的故障，都可以采用类似的方法查出。,诊断发生故障的输入或输出的方法,当译码器的输入恒为高电平或者低电平时，它的某些输出端将会失效，因为这种故障输入会限制可译码的编码组合个数。测试译码器的一种方法，就是将所有可能的编码组合分别加载到其输入端，观察,输出。图中给出了将,BCD,码按顺序加载到译码器输入端的波形。图,(a),表示正确的输出波形；而图,(b),是当最低有效位,A,0,恒为低电平时的输出波形。,3.7.3,译码器的故障,谢谢！,