工学组合逻辑电路.pptx

新编21世纪高等职业教育信息类规划教材数字电路电子教案主 编 徐新艳第第3章章 组合逻辑电路组合逻辑电路 学习目标学习目标1了解组合逻辑电路的分析方法、设计方法。了解组合逻辑电路的分析方法、设计方法。2理理解解编编码码器器、译译码码器器、数数据据选选择择器器/分分配配器器等等常常用用组组合合逻逻辑辑电电路路的的基基本本概概念念，掌掌握握它它们们的的功功能能及及使使用用方法。方法。3了解克服竞争与冒险的方法。了解克服竞争与冒险的方法。第第3章章 组合逻辑电路组合逻辑电路组组合合逻逻辑辑电电路路在在任任意意时时刻刻的的输输出出信信号号的的逻逻辑辑值值仅仅取取决决于于该该时时刻刻输输入入信信号号逻逻辑辑取取值值的的组组合合，而而与与电电路路原原来来所所处处的状态无关。的状态无关。组组合合逻逻辑辑电电路路一一般般有有若若干干个个输输入入端端，一一个个或或若若干干个个输输出出端。端。3.1 组合逻辑电路的分析组合逻辑电路的分析3.2 组合逻辑电路的设计组合逻辑电路的设计3.3 常用的组合逻辑电路常用的组合逻辑电路 3.3.1 加法器加法器 3.3.2 编码器和优先编码器编码器和优先编码器 3.3.3 译码器译码器 3.3.4 数值比较器数值比较器 3.3.5 数据选择器与分配器数据选择器与分配器 3.3.6 算术逻辑单元算术逻辑单元第第3章章 组合逻辑电路组合逻辑电路3.4 组组合合逻逻辑辑电电路路的的竞竞争争与与冒险冒险 3.3.1 竞争与冒险竞争与冒险 3.3.2 冒险的判断冒险的判断 3.3.3 消除冒险的方法消除冒险的方法3.1 组合逻辑电路的分析组合逻辑电路的分析 分析组合逻辑电路的步骤如图所示。组合逻辑图逻辑表达式最简表达式确定电路功能真值表推导化简列表分析例例3-1 分析图示逻辑电路。分析图示逻辑电路。解解：根根据据逻逻辑辑图图，写写出出输输出出S和和C的的表达式表达式S=A B；C=AB 根根据据表表达达式式列列真真值值表表。分分析析表表可可见见，若若把把A，B看看成成是是两两个个1位位二二进进制制数数，S就就是是二二者者之之和和，C是是进进位位。该该电电路路只只考考虑虑本本位位两两数数相相加加的的和和以以及及向向高高位位的的进进位位，不不考考虑虑低低位位进进位位，称称之之为半加器。为半加器。3.1 组合逻辑电路的分析组合逻辑电路的分析 ABCS0000010110011110例例3-2 分析图示电路。分析图示电路。解：由图知解：由图知F1 A B；F2 C D；FF1 F2列列真真值值表表。可可见见，当当输输入入A,B,C,D中中1的的总总个个数数为为奇奇数数时时，输输出出F为为0；反反之之，F为为1。所所以以F逻逻辑辑取取值值反反映映了了四四个个输输入入信信号号中中含含1的的总总个个数数是是奇奇数数，还还是是偶偶数数，因因此此，该该电电路路实实现现了了4位位奇奇偶偶校校验验功功能能，被被称称为为4位奇偶树或奇偶校验电路。位奇偶树或奇偶校验电路。3.1 组合逻辑电路的分析组合逻辑电路的分析A B C D F1F2F0000111000110000101000011111010001001010010110001011101010000101001001101000110110101100111110110011101001111111设计组合逻辑电路的步骤如图所示。逻辑表达式化简变换真值表逻辑图分析功能要求规定输入输出变量消除冒险3.2 组合逻辑电路的设计组合逻辑电路的设计例例3-3 试设计一个全加器。试设计一个全加器。解解：与与半半加加器器相相比比，全全加加器器要要考考虑虑低位来的进位。低位来的进位。设设：全全加加器器用用于于二二进进制制数数第第i位位的的运运算算，Ai,Bi为为加加数数，Ci为为低低一一位位来来的的进进位位输输入入，Si为为本本位位和和，Ci+1为为向向高高一一位位的的进进位位，全全加加器器的的真真值值表表如如表表所示，由真值表得所示，由真值表得 Si Ai Bi CiCi+1Ai Bi(Ai Bi)Ci3.2 组合逻辑电路的设计组合逻辑电路的设计输入输入输出输出AiBiCiCi+1Si0000000101010010111010001101101101011111根据所得全加器表达式根据所得全加器表达式 Si Ai Bi Ci；Ci+1Ai Bi(Ai Bi)Ci画画全全加加器器逻逻辑辑图图如如图图（a）所所示示。图图（b）是是其其逻逻辑辑符符号号，“总限定符号总限定符号”“”表示输出是对输入信号的求和运算。表示输出是对输入信号的求和运算。3.2 组合逻辑电路的设计组合逻辑电路的设计3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.1 3.3.1 加法器加法器加法器加法器依依依依次次次次将将将将低低低低位位位位全全全全加加加加器器器器的的的的进进进进位位位位输输输输出出出出端端端端接接接接到到到到高高高高位位位位全全全全加加加加器器器器的的的的进进进进位位位位输输输输入端，可以实现多位加法运算。入端，可以实现多位加法运算。入端，可以实现多位加法运算。入端，可以实现多位加法运算。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.1 3.3.1 加法器加法器加法器加法器1 1、串行进位加法器、串行进位加法器、串行进位加法器、串行进位加法器图图图图示示示示为为为为4 4位位位位加加加加法法法法电电电电路路路路。由由由由于于于于每每每每一一一一位位位位相相相相加加加加结结结结果果果果必必必必须须须须等等等等到到到到低低低低位位位位进进进进位位位位产产产产生生生生后后后后才才才才能能能能建建建建立立立立，因因因因此此此此这这这这种种种种结结结结构构构构称称称称作作作作逐逐逐逐位位位位进进进进位位位位加加加加法法法法器器器器或串行进位加法器。或串行进位加法器。或串行进位加法器。或串行进位加法器。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.1 3.3.1 加法器加法器加法器加法器1 1、串行进位加法器、串行进位加法器、串行进位加法器、串行进位加法器串串串串行行行行进进进进位位位位加加加加法法法法器器器器的的的的优优优优点点点点是是是是电电电电路路路路结结结结构构构构比比比比较较较较简简简简单单单单，缺缺缺缺点点点点是是是是运运运运算算算算速度慢。速度慢。速度慢。速度慢。为克服速度慢的缺点，可以采用超前进位加法器。为克服速度慢的缺点，可以采用超前进位加法器。为克服速度慢的缺点，可以采用超前进位加法器。为克服速度慢的缺点，可以采用超前进位加法器。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.1 3.3.1 加法器加法器加法器加法器2 2、超前进位加法器、超前进位加法器、超前进位加法器、超前进位加法器超超超超前前前前进进进进位位位位是是是是考考考考虑虑虑虑加加加加到到到到第第第第i i位位位位的的的的进进进进位位位位输输输输入入入入信信信信号号号号由由由由两两两两个个个个加加加加数数数数A A、B B在在在在第第第第i i位位位位以以以以前前前前的的的的各各各各位位位位状状状状态态态态共共共共同同同同决决决决定定定定，也也也也就就就就是是是是说说说说第第第第i i位位位位的的的的进进进进位位位位输输输输入入入入信信信信号号号号C Ci i可可可可由由由由A Ai i1 1A Ai i2 2A A0 0和和和和B Bi i1 1B Bi i2 2B B0 0直直直直接接接接运运运运算算算算，如如如如图图图图所所所所示示示示，而而而而无无无无需需需需再再再再从从从从最最最最低低低低位位位位开开开开始始始始向向向向高高高高位位位位逐逐逐逐位位位位传传传传递递递递进进进进位位位位信信信信号号号号。7428374283是是是是采采采采用用用用超超超超前前前前进进进进位位位位的的的的4 4位位位位加加加加法器，逻辑符号如图所示。法器，逻辑符号如图所示。法器，逻辑符号如图所示。法器，逻辑符号如图所示。QPA0B0C3A1A2A3C0S3B1B2B30033COCIS0S1S213145314126215971110VCC：16；GND：8033.3 常用的组合逻辑电路常用的组合逻辑电路3.3.2 3.3.2 编码器和优先编码器编码器和优先编码器编码器和优先编码器编码器和优先编码器 1 1编码器编码器编码器编码器（1 1）编码）编码）编码）编码用文字、符号或数码表示特定对象的过程。用文字、符号或数码表示特定对象的过程。用文字、符号或数码表示特定对象的过程。用文字、符号或数码表示特定对象的过程。（2 2）编码器）编码器）编码器）编码器能够完成编码的电路。能够完成编码的电路。能够完成编码的电路。能够完成编码的电路。（3 3）编码器的特点）编码器的特点）编码器的特点）编码器的特点有有有有多多多多个个个个输输输输入入入入端端端端、多多多多个个个个输输输输出出出出端端端端，每每每每一一一一个个个个输输输输入入入入端端端端线线线线代代代代表表表表一一一一个个个个数数数数符符符符，而而而而全全全全部部部部输输输输出出出出线线线线状状状状态态态态代代代代表表表表与与与与某某某某一一一一个个个个输输输输入入入入数数数数符符符符相相相相对对对对应应应应的的的的二二二二进进进进制制制制代代代代码码码码。在在在在任任任任意意意意时时时时刻刻刻刻编编编编码码码码器器器器只只只只能能能能有有有有一一一一个个个个输输输输入入入入端端端端有有有有信信信信号号号号输输输输入。入。入。入。例例3-4 设计一个八进制设计一个八进制-二进制编码器。二进制编码器。解解：根根据据题题意意可可知知，输输入入八八个个数数字字07，分分别别用用A0A7表表示示；输输出出二二进进制制数数应应为为3位位，分分别别用用F2,F1,F0表示。列编码真值表（简称编码表）如表所示。表示。列编码真值表（简称编码表）如表所示。3.3 常用的组合逻辑电路常用的组合逻辑电路输 入输出A0A1A2A3A4A5A6A7F2F1F01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111根据编码表可求得：根据编码表可求得：F2A4A5A6A7；F1A2A3A6A7；F0A1A3A5A7用用或或门门实实现现编编码码器器，画画逻逻辑辑图图如如图图所所示示。由由于于该该编编码码器器有有8个输入端，个输入端，3个输出端，所以又称为个输出端，所以又称为8-3线编码器。线编码器。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.2 3.3.2 编码器和优先编码器编码器和优先编码器编码器和优先编码器编码器和优先编码器 2 2优先编码器优先编码器优先编码器优先编码器允允允允许许许许几几几几个个个个信信信信号号号号同同同同时时时时输输输输入入入入，但但但但电电电电路路路路只只只只对对对对其其其其中中中中优优优优先先先先级级级级别别别别最最最最高高高高的的的的一个信号编码，即优先编码的编码器。一个信号编码，即优先编码的编码器。一个信号编码，即优先编码的编码器。一个信号编码，即优先编码的编码器。例例例例3-5 3-5 分析分析分析分析10-410-4线优先编码器线优先编码器线优先编码器线优先编码器74 14774 147。下图所示是。下图所示是。下图所示是。下图所示是74 74 147147逻辑符号，下表所示是其功能表。逻辑符号，下表所示是其功能表。逻辑符号，下表所示是其功能表。逻辑符号，下表所示是其功能表。HPRI/BCDVCC：16；GND：83214567898421111213123451014679十进制数输入输出90011080101117011100060111100150111110104011111101130111111110020111111111011011111111111001111111111111解：分析图表，解：分析图表，147输入低电平有效，大数优先编码，输入低电平有效，大数优先编码，BCD反码输出。电路反码输出。电路将将9线数据进行线数据进行4线线8421BCD大数优先编码，并输出反码。编码器省略了大数优先编码，并输出反码。编码器省略了0数数据输入线，原因是当据输入线，原因是当 均为高电平时，编码器认为输入信号为数据均为高电平时，编码器认为输入信号为数据“0”，因此，输出十进制数，因此，输出十进制数0的的BCD反码，相当于十进制数反码，相当于十进制数0被编码。被编码。下下图图所所示示为为8-3线线优优先先编编码码器器74HC148的的逻逻辑辑符符号号：8位位输输入入，3位位二二进进制制编编码码输输出出，输输入入、输输出出均均为为低低电电平平有有效效。各各门门输输入入端端小小圈圈不不仅仅表表示示逻逻辑辑非非，还还表表示示是是以以逻逻辑辑0电电平平作作为为有有效效工工作作电电平平。为为了了扩扩展展功功能能，电电路路增增加加了了使使能能输输入入端端 （低低电电平平有有效效）、优优先先编编码码标标志志输输出出端端 （低电平有效）、使能输出端（低电平有效）、使能输出端EO（高电平有效）。功能表如下表所示。（高电平有效）。功能表如下表所示。输 入输出11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101利用使能端可将多片编码器连接起来，扩展线数。例如，用两片74HC148实现16-4线优先编码，连接图如图所示。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.3 译码器译码器译译码码是是编编码码的的反反过过程程。译译码码是是将将给给定定代代码码转转换换成成特特定定信信号号或或另另一一种种形形式式的的代代码码。完完成成译译码码的的电电路路称称为为译译码码器器，也也称称解码器。解码器。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.3 译码器译码器1 1二进制译码器二进制译码器二进制译码器二进制译码器二二二二进进进进制制制制译译译译码码码码器器器器又又又又称称称称全全全全译译译译码码码码器器器器，它它它它有有有有NN个个个个输输输输入入入入端端端端，2 2NN个个个个输输输输出出出出端端端端，把把把把NN个个个个输输输输入入入入视视视视为为为为二二二二进进进进制制制制数数数数，对对对对应应应应每每每每一一一一种种种种输输输输入入入入取取取取值值值值组组组组合合合合，只有一个输出端是有效电平，其它输出端均为无效电平。只有一个输出端是有效电平，其它输出端均为无效电平。只有一个输出端是有效电平，其它输出端均为无效电平。只有一个输出端是有效电平，其它输出端均为无效电平。3.3 常用的组合逻辑电路常用的组合逻辑电路图图示示是是2-4线线译译码码器器逻逻辑辑图图，输输入入为为A1、A0，输输出出为为Y0Y3，译译 码码 表表 如如 表表 所所 示示。可可 见见，当当A1A0由由00011011时时，Y0Y3轮轮流流输输出出高高电电平平，即即译码器输出高电平有效。译码器输出高电平有效。输入输出A1A0Y3Y2Y1Y0000001010010100100111000图图示示是是3-8线线译译码码器器74LS138的的逻逻辑辑符符号号，输输入入为为3位位二二进进 制制 数数，有有 8个个 低低 电电 平平 互互 斥斥 的的 输输 出出。使使 能能 控控 制制 ，E1高电平有效，高电平有效，、低电平有效。功能表如下表所示。低电平有效。功能表如下表所示。使能控制输入输入输出1111111111111111110111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110BIN/OCTVCC：16；GND：8421EN654312354611107915141312A1A0A2E10127利利用用两两片片74LS138可可以以实实现现4-16线线译译码码功功能能，如如图图所所示示。图图中中，4位位输输入入为为ABCD，A为为最最高高位位。当当A0时时，片片工工作作；A1时，片时，片工作。工作。BIN/OCT421EN6543CDB0127BIN/OCT421EN6543A01271利用全译码器作地址译码器来选通芯片的示意图。利用全译码器作地址译码器来选通芯片的示意图。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.3 译码器译码器2码制变换译码器码制变换译码器码制变换译码器能将一种码制（或数制）的代码转换成另码制变换译码器能将一种码制（或数制）的代码转换成另一种码制（或数制）的代码。一种码制（或数制）的代码。通常码制变换器的输出端数通常码制变换器的输出端数M2N（N为输入端数），所为输入端数），所以又被称为部分译码器。以又被称为部分译码器。74LS42是是4-10线线译译码码器器，可可以以接接收收高高电电平平有有效效的的4位位8421BCD码码输输入入，并并提提供供10个个互互斥斥低低电电平平有有效效输输出出，若若输输入入二二进进制制码码大大于于9，则所有输出均为高电平。功能及逻辑符号如下。，则所有输出均为高电平。功能及逻辑符号如下。BCD/DEC地：8VCC：1642165431514131256971234A1A0A2A301278891011十进制BCD码输入输出逻辑符号A3A2A1A0000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110无效码1010全部为11011110011011110111174LS42也也可可作作3-8线线译译码码器器，这这时时最最高高位位输输入入A3端端作作为为使能端，功能及逻辑符号示于如下。使能端，功能及逻辑符号示于如下。BIN/OCT421EN6543A1A0A2A30127选通端输入输出逻辑符号A3A2A1A0译码00000111111100110111111010110111110111110111110011110111101111110111101111110111111111110禁止译码1000全部为10010100111001011101113.3 常用的组合逻辑电路常用的组合逻辑电路3.3.3 译码器译码器3显示译码器显示译码器显示译码器能将输入代码译成相应的高低电平，并利用此显示译码器能将输入代码译成相应的高低电平，并利用此电平驱动数码显示器件。电平驱动数码显示器件。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.3 译码器译码器3显示译码器显示译码器（1）数码显示器）数码显示器数数码码显显示示器器种种类类很很多多，如如半半导导体体显显示示器器LED，液液晶晶显显示示器器LCD，荧光数码管等。，荧光数码管等。LED显示器显示器常见的七段常见的七段LED显示器外形如图所示。显示器外形如图所示。七七段段LED显显示示器器由由a，b，c，d，e，f，g七七个个发发光光二二极极管管做做成成条条状状，按按8字字形形排排列列组组成成（考考虑虑小小数数点点DP，实实为为八八段段），二二极极管管连连接接有有共共阴阴与与共共阳阳极极两两种种，见见图图。共共阴阴极极连连接接对对应应阳阳极极接接高高电平时字段发光，共阳极连接对应阴极接低电平时字段发光。电平时字段发光，共阳极连接对应阴极接低电平时字段发光。显示效果如下图。显示效果如下图。abcde fg0123456789101112131415 LED显示器显示器LED数数码码显显示示器器具具有有工工作作电电压压低低、响响应应速速度度快快、色色彩彩鲜鲜艳艳（发发红红光光、绿绿光光及及其其中中间间色色光光等等）、亮亮度度较较高高、寿寿命命长长、工作稳定可靠等优点，缺点是工作电流较大。工作稳定可靠等优点，缺点是工作电流较大。液晶显示器液晶显示器没没有有外外加加电电场场时时，液液晶晶分分子子按按一一定定取取向向整整齐齐排排列列，如如图图（a）所所示示，液液晶晶呈呈透透明明态态，射射入入的的光光线线大大部部分分被被反反射射电电极极反反射射回回来来，显显示示器器呈呈灰灰白白色色。在在电电极极上上加加电电压压，液液晶晶分分子子因因电电离离而而产产生生正正离离子子，这这些些正正离离子子在在电电场场作作用用下下运运动动并并碰碰撞撞其其他他液液晶晶分分子子，破破坏坏了了液液晶晶分分子子的的整整齐齐排排列列，见见图图（b），使使液液晶晶呈呈混混浊浊状状，射射入入的的光光线线散散射射后后仅仅有有少少量量反反射射回回来来，因因此此显显示示器器呈呈黑黑灰灰色色。如如果果将将七七段段透透明明的的电电极极排排成成8形形，如如图图（c）所所示示，只只要要选选择择不不同同的电极组合并加以正电压，便能显示出各种字符来。的电极组合并加以正电压，便能显示出各种字符来。玻璃盖板玻璃盖板透明电极透明电极入射光线入射光线反射电极反射电极液晶层液晶层（a）（b）透明电极透明电极反射电极反射电极（c）液晶显示器液晶显示器为为使使离离子子撞撞击击液液晶晶分分子子的的过过程程不不断断进进行行，通通常常在在液液晶晶显显示示器器两两电极上加以电极上加以30100Hz的交流方波电压。对交流电压的控制的交流方波电压。对交流电压的控制可可用用异异或或门门实实现现，如如图图(a)。ui是是外外加加固固定定频频率率的的方方波波。当当A0时时，液液晶晶两两端端电电压压uLuiuo0V，显显示示器器不不工工作作，呈呈灰灰白白色色；当当A1时时，uL为为对对称称方方波波，显显示示器器工工作作，呈呈黑黑灰色。各点电压波形如图灰色。各点电压波形如图(b)。液晶显示器液晶显示器液液晶晶显显示示器器的的最最大大优优点点是是功功耗耗极极小小，每每平平方方厘厘米米的的功功耗耗在在1 W以以下下。工工作作电电压压也也很很低低，在在1V以以下下仍仍能能工工作作。因因此此，液液晶晶显显示示器器在在电电子子表表以以及及小小型型便便携携式式仪仪器器、仪仪表表中中得得到到了了广广泛泛的的应应用用。但但是是，由由于于它它本本身身不不发发光光，仅仅仅仅靠靠反反射射外外界界光光线线显显示示字字形形，所所以以亮亮度度很很差差。此此外外，它它的的响响应应速速度度较较低低（在在10200 ms范范围），限制了它在快速系统中的应用。围），限制了它在快速系统中的应用。（2）显示译码器）显示译码器配配合合七七段段显显示示器器有有专专用用七七段段译译码码器器。74LS47是是 直直 接接 驱驱动动共共阳阳极极显显示示器器的的显显示示译译码码器器，它它是是4线线-七七段段译译码码器器/驱驱动动器器，A3A2A1A0为为4线线输输入入；为为七七段段输输出出，低低电电平平有效。有效。（2）显示译码器）显示译码器74LS47逻辑符号及功能表如下所示。逻辑符号及功能表如下所示。BIN/7-SEG T14A0A1A2A3118CT=0V202G21a 20,211312b 20,21111091514c 20,21d 20,21e 20,21f 20,21g 20,217126354VCC：16；GND：8十进数或功能输入输出A3A1A1A0011000010000001110001110011112100101001001031001110000110410100110011005101011010010061011011100000710111100011118110001000000091100110001100101101011110010111101111100110121110011011100131110110110100141111011110000151111111111111消隐101111111脉冲消隐10000001111111试灯010000000（2）显示译码器）显示译码器利利用用灭灭零零输输出出与与灭灭零零输输入入信信号号相相配配合合，在在多多位位显显示示时时消消去去混混合合小小数的前零和无用的尾零。数的前零和无用的尾零。（2）显示译码器）显示译码器例例3-7 画画出出74LS47驱驱动动数数码码管管LA5011的的1位位数数码码显显示电路，且显示小数点。示电路，且显示小数点。解解：LA5011引引脚脚为为上上下下排排列列，序序号号如如图图（a）所所示示。它它是是共共阳阳极极显显示示器器，发发红红光光，电电源源电电压压5V，驱驱动动电电流流1020mA。74LS47为为反反码码输输出出，OC输输出出结结构构，最最大大工工作作电电压压15V，能能为为各各显显示示段段提提供供达达24mA电电流流，工工作作时时需需外外接接上上拉拉电电阻阻。根根据据上上述述分分析析，画画电电路路如如图图（b）所示。所示。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.4 数值比较器数值比较器数值比较器是用来比较两数大小的运算电路。数值比较器是用来比较两数大小的运算电路。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.4 数值比较器数值比较器11位数值比较器位数值比较器两两个个1位位二二进进制制数数A和和B比比较较的的结结果果有有三三种种：A等等于于B；A大大于于B；A小小于于B。设设比比较较输输出出分分别别为为(AB)o；(AB)o；(AB)o，且且为为高高电电平平互互斥斥变变量量，可可列列出出真真值值表。表。AB(AB)o(AB)o(AB)o000010101010100110013.3 常用的组合逻辑电路常用的组合逻辑电路3.3.4 数值比较器数值比较器11位数值比较器位数值比较器1位数值比较器逻辑图及逻辑符号如图所示。位数值比较器逻辑图及逻辑符号如图所示。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.4 数值比较器数值比较器2多位数值比较器多位数值比较器多多位位数数值值比比较较时时先先从从高高位位起起开开始始比比较较，高高位位能能比比较较出出大大小，便可立即做出结论。若高位相等，再去比较次高位。小，便可立即做出结论。若高位相等，再去比较次高位。74HC85是是4位位数数值值比比较较器器。A3A0和和B3B0是是两两个个相相比比较较4位位二二进进制制数数的的输输入入；(AB)i，(AB i，(AB)i是是级级联联输输入入，在在多多片片连连接接时时与与低低位位片片输输出出端端相相连连；(AB)o，(AB o，(AB)o是总比较结果输出。是总比较结果输出。比较输入级联输入输出A3，B3A2，B2A1，B1A0，B0(AB)i(AB)i(AB)i(AB)o(AB)o(AB)oA3B3100A3B3010A3B3A2B2100A3B3A2B2010A3B3A2B2A1B1100A3B3A2B2A1B1010A3B3A2B2A1B1A0B0100A3B3A2B2A1B1A0B0010A3B3A2B2A1B1A0B0100100A3B3A2B2A1B1A0B0010010A3B3A2B2A1B1A0B0001001COMPQPA0B0(AB)iA1A2A3(A=B)i(AB)iB1B2B3003=QP=QPB)o(A=B)o(AQPA0B00A1A2A310B1B2B3003=QP=QPQPA4B4(AB)oA5A6A7(A=B)o(AB)oB5B6B7003=QP=QPQ3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.5 数据选择器与分配器数据选择器与分配器1数据选择器数据选择器数数据据选选择择器器是是一一种种多多输输入入、单单输输出出组组合合逻逻辑辑电电路路，能能在在控控制制信信号号作作用用下下，从从多多路路数数据据中中选选择择一一路路传传输输，也也称称多多路调制器或多路开关。路调制器或多路开关。常用的数据选择器有常用的数据选择器有2选选1，4选选1，8选选1，16选选1等。等。图图（a）所所示示是是4选选1数数据据选选择择器器逻逻辑辑图图，其其作作用用相相当当于于一一个个单单刀四掷开关，示意如图（刀四掷开关，示意如图（b）所示。图（）所示。图（c）是其逻辑符号。）是其逻辑符号。D0D3为为数数据据输输入入端端，其其个个数数称称为为通通道道数数；A1、A0是是控控制制信信号号或或称称地地址址输输入入信信号号、地地址址码码。地地址址输输入入端端数数M与与通通道道数数N应应满满足足N2M。根根据据地地址址信信号号A1、A0的的取取值值组组合合，输输出出Y选选取取D0D3中中1路数据传输；使能端路数据传输；使能端 又称选通端，低电平有效。又称选通端，低电平有效。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.5 数据选择器与分配器数据选择器与分配器2数据分配器数据分配器能能将将1路路输输入入变变为为多多路路输输出出的的组组合合逻逻辑辑电电路路称称为为数数据据分分配配器，又称多路解调器。器，又称多路解调器。其其功功能能与与数数据据选选择择器器相相反反，能能将将串串行行输输入入数数据据转转变变为为并并行输出数据。行输出数据。图图（a）为为4路路数数据据分分配配器器逻逻辑辑图图，功功能能相相当当于于图图（b）所所示示单单刀刀四四掷掷开开关关，D是是被被传传输输数数据据输输入入端端；A1、A0是是地地址址码码输输入入端端；Y0Y3是是数数据据输输出出端端。当当1路路数数据据送送至至D端端，若若地地址址码码依依次次为为00011011，数据便可分别从，数据便可分别从Y0，Y1，Y2，Y3依次输出。图（依次输出。图（c）是其逻辑符号。）是其逻辑符号。若若将将A1、A0看看作作译译码码器器的的输输入入端端，D看看作作译译码码器器的的使使能能端端，上上图图所所示示逻逻辑辑图图与与2-4线线译译码码器器完完全全一一样样。因因此此，任任何何带带使使能能端端的的全全译译码码器器都都可作为数据分配器使用。可作为数据分配器使用。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.5 数据选择器与分配器数据选择器与分配器3双向开关双向开关数据选择数据选择/分配器称为双向开关。分配器称为双向开关。它既可作数据选择器，又可作数据分配器。它既可作数据选择器，又可作数据分配器。图图示示是是双双向向开开关关CC4051的的逻逻辑辑符符号号。CC4051为为三三态态工工作作，使使能能端端低低电电平平有有效效；A2,A1,A0是是地地址址码码输输入入端端；D0D7是数据输入是数据输入/输出端；输出端；D8是数据输出是数据输出/输入端。输入端。3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.5 数据选择器与分配器数据选择器与分配器4 4数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例（1 1）数据串并行转换）数据串并行转换）数据串并行转换）数据串并行转换EN2143A2A0A3070MUXG913111865432D0D1D2D3D4D5D6VCC：24；GND：126547A11510D78232120191817D8D9D10D11D12D1322116D14D15111291015141333.3 常用的组合逻辑电路常用的组合逻辑电路3.3.5 数据选择器与分配器数据选择器与分配器4 4数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例（2 2）总线传输）总线传输）总线传输）总线传输3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.5 数据选择器与分配器数据选择器与分配器4 4数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例（3 3）实现逻辑函数）实现逻辑函数）实现逻辑函数）实现逻辑函数EN230A070MUXG1D10YD10FY654B2DD C3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.5 数据选择器与分配器数据选择器与分配器4 4数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例数据选择器分配器应用举例（4 4）扩展数据通道）扩展数据通道）扩展数据通道）扩展数据通道3.3 常用的组合逻辑电路常用的组合逻辑电路3.3.6 算术逻辑单元算术逻辑单元算算术术逻逻辑辑单单元元ALU又又称称多多功功能能函函数数发发生生器器，能能够够执执行行数数值值比比较较、加加、减减等等算算术术运运算算，与与、或或、非非等等逻逻辑辑运运算算，以及逻辑运算和算术运算的混合运算。以及逻辑运算和算术运算的混合运算。工作时，由控制信号决定具体执行何种运算。工作时，由控制信号决定具体执行何种运算。3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.1 竞争与冒险竞争与冒险 1.0型和型和1型冒险型冒险 图图中中，A由由1变变0的的t2时时刻刻，由由于于G1存存在在传传输输延延迟迟tP，所所以以在在t2(t2tP)期期间间，G2两两输输入入均均为为0，经经G2延延迟迟tP后后，F在在(t2tP)(t22tP)期期间间为为0，产产生生了了不不应应有有的的负负窄窄脉冲（俗称毛刺），这种现象称为脉冲（俗称毛刺），这种现象称为0型冒险。型冒险。图图中中，在在输输出出端端出出现现了了不不应应有有的的正正向向毛毛刺刺，此此称称为为1型型冒险。冒险。3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.1 竞争与冒险竞争与冒险 2.两输入信号变化时的冒险两输入信号变化时的冒险 3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.1 竞争与冒险竞争与冒险 3.竞争竞争 一一般般来来说说，当当一一个个门门的的输输入入有有两两个个或或两两个个以以上上信信号号发发生生改改变变时时，由由于于这这些些信信号号是是经经过过不不同同的的路路径径传传输输来来的的，因因此此使得它们状态改变的时刻有先有后，这种现象称为竞争。使得它们状态改变的时刻有先有后，这种现象称为竞争。3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.2 冒险的判断冒险的判断1.发生冒险的两种情况发生冒险的两种情况（1）如如果果一一个个门门电电路路的的两两个个输输入入信信号号是是输输入入变变量量A经经过过两两个个不不同同的的传传输输途途径径而而来来的的，那那么么当当输输入入变变量量A发发生生突突变变时，该门电路的输出有可能产生冒险。时，该门电路的输出有可能产生冒险。（2）当当门门电电路路有有两两个个或或两两个个以以上上输输入入信信号号发发生生改改变变时时容容易出现冒险。易出现冒险。3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.2 冒险的判断冒险的判断（1）如如果果一一个个门门电电路路的的两两个个输输入入信信号号是是输输入入变变量量A经经过过两两个个不不同同的的传传输输途途径径而而来来的的，那那么么当当输输入入变变量量A发发生生突突变变时，该门电路的输出有可能产生冒险。时，该门电路的输出有可能产生冒险。（2）当当门门电电路路有有两两个个或或两两个个以以上上输输入入信信号号发发生生改改变变时时容容易出现冒险。易出现冒险。3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.3 消除冒险的方法消除冒险的方法1接入滤波电容接入滤波电容 3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.3 消除冒险的方法消除冒险的方法2加选通脉冲加选通脉冲 3.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.4.3 消除冒险的方法消除冒险的方法3修改逻辑设计修改逻辑设计 增加冗余项消除冒险。增加冗余项消除冒险。第第3章总结章总结1.组合逻辑电路的特点是，任意时刻的输出仅取决于同一时刻的输组合逻辑电路的特点是，任意时刻的输出仅取决于同一时刻的输入，而与电路原状态无关。入，而与电路原状态无关。2.常用的中规模集成组