第章数字电路.ppt

湖南理工学院信息与通信工程学院电子信息教研室制作2.逻辑代数与硬件描述语言基础2.1 逻辑代数2.2 逻辑函数的卡诺图化简法2.3 硬件描述语言Verilog HDL基础 湖南理工学院信息与通信工程学院电子信息教研室制作1、熟悉逻辑代数常用基本定律、恒等式和规则。2、掌握逻辑代数的变换和卡诺图化简法；3、了解硬件描述语言Verilog HDL教学要求湖南理工学院信息与通信工程学院电子信息教研室制作2.1 逻辑代数 逻辑代数又称布尔代数。它是分析和设计现代数字逻辑电路不可缺少的数学工具。逻辑代数有一系列的定律、定理和规则，用于对数学表达式进行处理，以完成对逻辑电路的化简、变换、分析和设计。逻辑关系指的是事件产生的条件和结果之间的因果关系。在数字电路中往往是将事情的条件作为输入信号，而结果用输出信号表示。条件和结果的两种对立状态分别用逻辑“1”和“0”表示。湖南理工学院信息与通信工程学院电子信息教研室制作基本定律 与 或 1.0-1律 A 0=0，A 1=A A+1=1，A+0=A2.重叠律 A A=A A+A=A3.互补律 A A=0 A+A=14.结合律 A (B C)=(A B)C A+(B+C)=(A+B)+C 5.交换律 A B=B A A+B=B+A6.分配律 A (B+C)=AB+AC A+BC=(A+B)(A+C)7.反演律 A B=A+B A+B=A B普通代数无此分配律2.1 逻辑代数2.1.1逻辑代数的基本定律和恒等式摩根定理湖南理工学院信息与通信工程学院电子信息教研室制作基本定律 与 或9.吸收律 A(A+B)=A A+A B=A 吸收律 A(A+B)=AB A+A B=A+B 常用恒等式 A B+A C+B C=AB+AC A B+A C+B C D=AB+AC 2.1 逻辑代数2.1.1逻辑代数的基本定律和恒等式与项含有其它与项的反，去掉反。原变量相与变量和反变量相与变量组成新的与项，去掉证明：证：原式湖南理工学院信息与通信工程学院电子信息教研室制作等式证明.采用代数的方法 证明吸收律.采用真值表的方法 将等式两边分别用F1、F2表示，列出输入变量所有可能取值组合，按逻辑运算法则计算出各种取值下两个函数的相应值，然后比较，若全相等，则F1=F2，即等式相等，否则F1 F2，等式不相等。证：证：令：A B A+B A B F1 F20 0 0 1 1 1 10 1 1 1 0 0 01 0 1 0 1 0 01 1 1 0 0 0 0得证2.1 逻辑代数2.1.1逻辑代数的基本定律和恒等式摩根定理是一个非常重要的定理，常用于求反函数和逻辑函数变换，现用真值表的方法证明湖南理工学院信息与通信工程学院电子信息教研室制作1.代入规则：规则：任何一个含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。作用：扩大基本公式的应用范围。得：由此，摩根定律能推广到n个变量：利用摩根定律例如，根据反演律BC代替B2.1 逻辑代数2.1.2 逻辑代数的基本规则 湖南理工学院信息与通信工程学院电子信息教研室制作2.反演规则规则：对于任意一个逻辑函数式F，做如下处理：*若把式中的运算符“”换成“+”，“+”换成“”；*常量“0”换成“1”，“1”换成“0”；*原变量换成反变量，反变量换成原变量；*保持原函数的运算次序不变；那么得到的新函数式称为原函数式F的反函数式。作用：求原函数式F的反函数式。2.1 逻辑代数2.1.2 逻辑代数的基本规则 湖南理工学院信息与通信工程学院电子信息教研室制作2.反演规则规则：“”、“+”互换；“0”、“1”互换；原变量、反变量互换。得到的新函数式称为原函数式F的反函数式。作用：求原函数式F的反函数式。注意事项：保持原函数的运算次序不变，必要时适当地加入括号。不属于单个变量上的非号有两种处理方法：*非号保留，而非号下面的函数式按反演规则变换；*将非号去掉，而非号下的函数式保留不变。F(A、B、C)其反函数为或例如将(A+C)B看成一个变量P2.1 逻辑代数2.1.2 逻辑代数的基本规则 湖南理工学院信息与通信工程学院电子信息教研室制作3.对偶规则：对偶式：对于任意一个逻辑函数式F，做如下处理：*若把式中的运算符“”换成“+”，“+”换成“”；*常量“0”换成“1”，“1”换成“0”；*保持原函数的运算次序不变；那么得到的新函数式称为原函数式F的对偶式F，也称对偶函数。对偶规则如果两个函数式相等，则它们对应的对偶式也相等。即 若 F1=F2 则F1=F2。作用：使定理公式的证明减少一半。2.1 逻辑代数2.1.2 逻辑代数的基本规则 湖南理工学院信息与通信工程学院电子信息教研室制作其对偶式吸收律A+A B=A+B A (A+B)=A B例如3.对偶规则对偶式规则：“”、“+”互换；“0”、“1”互换；得到对偶式。对偶规则：两个函数式相等，它们的对偶式也相等。作用：使定理公式的证明减少一半。注意事项：保持原函数的运算次序不变，必要时适当地加入括号。2.1 逻辑代数2.1.2 逻辑代数的基本规则 湖南理工学院信息与通信工程学院电子信息教研室制作从逻辑问题概括出来的逻辑函数式，需要落实到实现该逻辑函数的逻辑电路，逻辑函数表达式与逻辑电路具有一一对应的关系。例如：的逻辑电路如图为什么要化简：.逻辑函数表达式越简单，对应的逻辑电路就越简单。.从逻辑问题概括出来的逻辑函数式，不一定是最简式。.通过化简逻辑函数式达到简化电路，就是为了降低系统的成本，提高电路的可靠性，以便用最少的门实现它们。2.1 逻辑代数 2.1.3 逻辑函数的代数法化简湖南理工学院信息与通信工程学院电子信息教研室制作逻辑函数表达式越简单，对应的逻辑电路就越简单。例如化简用了7个门电路只用3个门电路2.1 逻辑代数 2.1.3 逻辑函数的代数法化简与项含有其它与项的反，去掉反。湖南理工学院信息与通信工程学院电子信息教研室制作2.1 逻辑代数 2.1.3 逻辑函数的代数法化简1.逻辑函数的最简与-或表达式一个逻辑函数可以有多种不同的逻辑表达式，五种常用表达式为：逻辑函数表达式中，与-或表达式是基本的表达式，易于转换成其它形式。F(A、B、C)“与或”式“或与”式“与非与非”式“或非或非”式“与或非”式湖南理工学院信息与通信工程学院电子信息教研室制作例如 转换为其它形式。说明：这是与或式，对应电路如图。解：.转换为与非-与非式方法：将与或式两次取反，第1个反号不变，连同第2个反号应用摩根定理，2.1 逻辑代数 2.1.3 逻辑函数的代数法化简解：.转换为或与式方法：首先求出反函数的与或式，然后再取反一次，应用摩根定律展开，即得或与表达式湖南理工学院信息与通信工程学院电子信息教研室制作2.1 逻辑代数 2.1.3 逻辑函数的代数法化简最简与-或表达式：在若干个逻辑关系相同的与-或表达式中，其中包含的与项数最少，且每个与项中变量数最少的表达式。与-或表达式的化简就是要消去多余的与项和与项中多余的变量。逻辑函数化简成最简与-或表达式后，很容易转换成其它最简形式。2.逻辑函数的化简方法化简的主要方法：(1)公式法（代数法）(2)图解法（卡诺图法）代数化简法：运用逻辑代数的基本定律和恒等式进行化简的方法。这种方法需要一定技巧，没有固定的规律和步骤。湖南理工学院信息与通信工程学院电子信息教研室制作并项法：利用 ，将两项并为一项，消去一个变量B。例2.1.3 化简2.1 逻辑代数 2.1.3 逻辑函数的代数法化简(1)(2)解：(1)(2)常用的代数化简方法湖南理工学院信息与通信工程学院电子信息教研室制作吸收法：利用A+AB=A 消去多余的项AB。例2.1.4 化简2.1 逻辑代数 2.1.3 逻辑函数的代数法化简解：常用的代数化简方法消去法：利用 消去多余变量。例2.1.5 化简A+A B=A+B湖南理工学院信息与通信工程学院电子信息教研室制作配项法：先利用 ，增加必要的乘积项，再利用并项、吸收、消去等方法化简。例2.1.6 化简2.1 逻辑代数 2.1.3 逻辑函数的代数法化简常用的代数化简方法解：使用配项法化简要有一定的经验，否则越配越繁。通常对逻辑函数化简，要综合使用上述技巧。湖南理工学院信息与通信工程学院电子信息教研室制作例2.1.7 化简2.1 逻辑代数 2.1.3 逻辑函数的代数法化简常用的代数化简方法解：A+A B=A+B湖南理工学院信息与通信工程学院电子信息教研室制作例2.1.8 化简要求：（1）最简与-或表达式，并画出相应的逻辑图；（2）仅用与非门画出最简表达式的逻辑图。2.1 逻辑代数 2.1.3 逻辑函数的代数法化简常用的代数化简方法解：(与-或式)(与非-与非式)湖南理工学院信息与通信工程学院电子信息教研室制作2.1 逻辑代数 2.1.3 逻辑函数的代数法化简代数化简方法评价1、优点、不受逻辑函数变量数目限制；、对公理、定理、公式十分熟悉时，比较方便。2、缺点、没有确定的规律和步骤，依赖于人的经验，技巧性很强；、难以判断结果是否最简。卡诺图化简方法 卡诺图化简法又称图形化简法，该方法具有一定的规律和步骤，简单、直观、容易掌握，并且容易判断是否化为最简表达式。卡诺图化简法是逻辑设计中一种十分有用的工具，应用广泛。湖南理工学院信息与通信工程学院电子信息教研室制作1.最小项的意义 最小项：对n个变量X1，X2，,Xn的最小项是n个因子的乘积，每个变量都以它的原变量或反变量的形式在乘积项中出现，且仅出现一次。n个变量的最小项应有2n个。一个变量A有二个最小项：二个变量AB有四个最小项：三个变量ABC有八个最小项：对于三个变量来说，不是最小项。2.2.1 最小项的定义及性质2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作2.最小项表示方法 为了书写方便，用mi表示最小项。下标i的取值规则是最小项中原变量用1表示，反变量用0表示，由此得到一个二进制数，与该二进制数对应的十进制数即下标i的值。最小项二进制数十进制数表示方法m0m100000101010 011 100 101 110 111 2 3 4 5 6 7m2 m3 m4 m5 m6 m7 2.2.1 最小项的定义及性质2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作性质1 任意一个最小项，只有一组变量取值使得它的值为1。性质2 不同的最小项，使得它的值为1的那一组变量取值也不同。性质3 mi mj=0 (ij)。性质4 全部最小项之和为1。0 0 1A B C0 0 0m0m1m2m3m4m5m6m71000000001000000110 1 00 1 11 0 01 0 11 1 01 1 1000000000000100000010000001000000100000010000001111111三变量的最小项 3.最小项的性质建立一个最小项与一组取值的关系 2.2.1 最小项的定义及性质2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作 全是由最小项组成的与-或式表达式，称最小项表达式，又称标准与-或表达式。例如：可以表示为：简化为：任何一个逻辑函数经过转换，都能表示成唯一的最小项表达式。转换的方法有：.代数转换法，.真值表转换法2.2.2 逻辑函数最小项表达式 m1m7m3m62.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作.代数转换法第一步：将逻辑函数转换成一般与或表示式；第二步：反复使用X=X(Y+)，将表达式中所有非最小项的与项扩展成最小项。摩根定理A B=A+BA+B=AB例2.2.1第一步第二步2.2.2 逻辑函数最小项表达式 2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作.真值表转换法基本思想逻辑函数的真值表与它的最小项一一对应。最小项表达式只能是从所有最小项中选取部分最小项构成，若一组变量取值使F=1，则F中一定有此取值对应的最小项。例如，已知两变量逻辑函数F真值表如下AB取值00 对应最小项m0=1AB=00 F=0 说明F中不包括m0AB取值01 对应最小项m1=1AB=01 F=1 说明F中包括m1ABF1 01 10 10 01100mim0m1m2m32变量共有4个最小项F=m0？+m1？+m2？+m3？F包含使F=1变量取值对应的最小项2.2.2 逻辑函数最小项表达式 2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作已是一般与或式，不需要第一步。.真值表转换法方法第一步：将逻辑函数转换成一般与或表示式第二步：列真值表，写出标准与或表示式例0100FAB0 1 00 1 10 0 1 0 0 01 1 01 1 11 0 11 0 0C 第二步：列真值表AB取值10 F=1 BC取值10 F=1 其余填0 ABC=010 F=1 包括对应最小项m2ABC=100 F=1 包括对应最小项m4ABC=101 F=1 包括对应最小项m5ABC=110 F=1 包括对应最小项m6 11102.2.2 逻辑函数最小项表达式 2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作 2.2.3 用卡诺图表示逻辑函数1、卡诺图的引出卡诺图：将n变量的全部最小项都用小方格表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样，所得到的图形叫n变量的卡诺图。n个变量有2n个最小项，n个变量的卡诺图由2n个小方格组成。每一个小方格代表坐标值对应的一个最小项。逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，那么，就称这两个最小项在逻辑上相邻。例如三变量最小项：与 m7=ABC在逻辑上相邻。2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作 卡诺图构成 卡诺图是平面方格图，n个变量的卡诺图由2n个小方格组成。每一个小方格代表坐标值对应的一个最小项。AB1010 m0 m2 m1 m3ABC0100011110 m0 m1 m2 m3 m4 m5 m6 m7两变量K图三变量K图四变量K图00 m001 m1000 m0注意卡诺图坐标顺序：00 01 11 10循环码 2.2.3 用卡诺图表示逻辑函数LL0001111000011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11ABCDL2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作0001111000011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11ABCDL2.卡诺图特点卡诺图中几何相邻的最小项在逻辑上也是相邻的。.卡诺图的几何相邻相接紧挨的相对任一行或一列的两头相重对折起来后位置相重n个变量的最小项mi，有n个最小项与mi逻辑相邻。逻辑相邻的最小项可以合并。例如4变量最小项，4个相邻。去掉的是不同的，保留的是相同的 2.2.3 用卡诺图表示逻辑函数2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作3.已知逻辑函数画卡诺图 当逻辑函数为最小项表达式时，在卡诺图中找出和表达式中最小项对应的小方格填上1，其余的小方格填上0(有时也可用空格表示)，就可以得到相应的卡诺图。任何逻辑函数都等于其卡诺图中为1的方格所对应的最小项之和。例如2.2.2画出 的卡诺图。2.2.3 用卡诺图表示逻辑函数 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m110001111000011110ABCDL1111100000111011注：函数卡诺图中0可以不填。1方格0方格2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作卡诺图也是逻辑函数的一种表示方法。是真值表的平面图表示。对于逻辑函数 F，若一组变量取值使F=1，则在对应小方格填1（表示包含此变量取值对应的最小项），即得到函数F的卡诺图。例如 ABCF000 0 0 1 01001110010111011101110001ABC0100011110函数F的卡诺图11110000函数F真值表 2.2.3 用卡诺图表示逻辑函数F2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作逻辑函数F的卡诺图表示步骤：将逻辑函数F化为与或表达式画出变量的卡诺图对每一个与项进行卡诺图填1例如 不需要画出变量的卡诺图对每一个与项进行卡诺图填1AB=11 F=1CD=11 F=1 AB=00与C=1 F=1其余填0，也可不填，即得到F的卡诺图。2.2 逻辑函数的卡诺图化简法 2.2.3 用卡诺图表示逻辑函数0001111000011110ABCDFAB1111CD111A B C1湖南理工学院信息与通信工程学院电子信息教研室制作例2.2.3 画出L卡诺图 2.2.3 用卡诺图表示逻辑函数解：根据反演规则 1 0 0 0 0 0 1 0 01 0 1 0 0 1 00001111000011110ABCDL画出 L卡诺图画出 L卡诺图 0 1 1 1 1 1 0 1 10 1 0 1 1 0 10001111000011110ABCDL根据反函数在m15、m13、m10、m6、m0填0，可直接画出 L卡诺图2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作0001111000011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11ABCDL 2.2.4 用卡诺图化简逻辑函数 1.卡诺图化简的依据其依据是：卡诺图中几何相邻的最小项在逻辑上也是相邻的，而逻辑相邻的最小项可以合并。去掉的是不同的，保留的是相同的A B DD2个相邻最小项合并，消去1个变量；4个相邻最小项合并，消去2个变量；8个相邻最小项合并，消去3个变量；2.2 卡诺图化简法ABDAD湖南理工学院信息与通信工程学院电子信息教研室制作 任何逻辑函数都等于其卡诺图中为1的方格所对应的最小项之和，若将卡诺图中1方格所对应的最小项合并，则达到化简的目的。2.2.4 用卡诺图化简逻辑函数 ABC0100011110 10 1 0 1 0 0 0ACBCCABC0100011110 10 1 0 1 0 1 0ABC0100011110 00 1 1 0 0 1 1B2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作BDBD0001111000011110 1 0 1 0 0 1 0 1 0 1 0 11 0 1 0ABCD0001111000011110 1 0 11 1 0 1 0 0 0 0 00 0 1 1ABCDAD BC 2.2.4 用卡诺图化简逻辑函数 B0001111000011110 1 0 10 1 1 11 1 1 1 11 0 1 0ABCDD2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作 2.2.4 用卡诺图化简逻辑函数 2.卡诺图化简的步骤(1).将逻辑函数转换成与-或表达式；(2).根据逻辑函数与-或表达式填卡诺图；凡式中包含了的最小项，其对应方格填1，其余方格填0，得到逻辑函数的卡诺图；(3).合并最小项，即将相邻的1方格圈成一组(卡诺圈)，每一组含2n个方格，对应每个卡诺圈写成一个新的乘积项。(4).将每个卡诺圈对应的乘积项相“或”，就得到该逻辑函数的最简与或表达式；2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作 2.2.4 用卡诺图化简逻辑函数 画卡诺圈时应遵循的原则：.卡诺圈内的1方格数一定是2n个，且包围圈必须呈矩形；.循环相邻特性包括上下底相邻，左右边相邻和四角相邻；.同一个1方格可以被不同的卡诺圈重复包围多次，但新增的卡诺圈中一定要有原有卡诺圈未曾包围的1方格。.一个包围圈的1方格数要尽可能多，包围圈的数目要可能少。2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作 2.2.4 用卡诺图化简逻辑函数 例2.2.4 用卡诺图化简解：(1)画出函数的卡诺图；(2)画卡诺圈合并最小项；(3)将每个卡诺圈对应的乘积项相“或”，就得到化简后的与或表达式：L=+0001111000011110 1 0100 10 10 10 1 101 0ABCDLBDBDBDBD2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作例：用卡诺图化简0001111000011110ABCDABD(1)画出逻辑函数的卡诺图。1 1F的卡诺图A D 1 1 1 1A B C 1A C D 1 2.2.4 用卡诺图化简逻辑函数 2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作例：用卡诺图化简(2)根据最小项合并规律画卡诺圈，圈住全部“”方格；(3)将每个卡诺圈对应的与项相“或”，就得到最简与或表达式；0001111000011110 1 1 1 11 1 1 1 ABCDA DA C DB C D 2.2.4 用卡诺图化简逻辑函数 F=+A DA C DB C D2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作 2.2.4 用卡诺图化简逻辑函数 例2.2.6 用卡诺图化简0001111000011110 1 1110 11 10 11 1 111 1ABCDLC解：画出函数L的卡诺图；BDL=+C+DB画出函数 L 的卡诺图；0001111000011110 0 0 00 1 0 00 1 000 0 000ABCDLB C DL=B C D 用卡诺图化简时，视实际情况，也可以采用圈“0”的方法先求出反函数最简与-或式，再求反，得到原函数最简或-式。B C D2.2 卡诺图化简法湖南理工学院信息与通信工程学院电子信息教研室制作2.2 卡诺图化简法3.含无关项的逻辑函数化简 在某些实际问题中，由于输入变量间存在相互制约或问题的某些特殊限定等，使得输入变量的某些取值根本不会出现，或者虽然可能出现，但在这些输入取值组合下函数的值是为1还是为0并不关心。通常把这类问题称为包含无关条件的逻辑问题。在这种情况下，真值表内对应于变量的某些取值下，函数的值可以是任意的，这些变量取值所对应的最小项称为无关项或任意项。在含有无关项逻辑函数的卡诺图化简中，它的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。2.2.4 用卡诺图化简逻辑函数 湖南理工学院信息与通信工程学院电子信息教研室制作2.2 逻辑函数的卡诺图化简法 2.2.4 用卡诺图化简逻辑函数 例2.2.7 要求设计一个逻辑电路，能够判断一位十进制数是奇数还是偶数，当十进制数为奇数时，电路输出为1，当十进制数为偶数时，电路输出为0。解：(1)列出真值表(2)画卡诺图化简；A B C D0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1L10101001010001111000011110 0 1010 10 1 01 ABCDLDL=D湖南理工学院信息与通信工程学院电子信息教研室制作2.3 硬件描述语言Verilog HDL基础 硬件描述语言HDL(Hardware Description Languag)类似于高级程序设计语言，它是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所完成的逻辑功能。HDL是高层次自动化设计的起点和基础。硬件描述语言HDL是EDA技术中的重要组成部分，当前最流行的并成为IEE标准的硬件描述语言是VHDL和Verilog。这两种语言的功能都很强大，一般应用设计中，设计者使用任何一种语言都可以完成自己的任务，但Verilog的句法根源出自C语言，较VHDL易学易用。为对数字电路进行描述（常称为建模），Verilog语言规定了一套完整的语法结构。湖南理工学院信息与通信工程学院电子信息教研室制作2.3 硬件描述语言Verilog HDL基础 下面以如图2.3.2为例，介绍在Quartus软件平台上，采用Verilog语言对所示数字电路建模，编译、仿真。selnot如图所示电路分析：sel=0，selnot=1，a1=a，b1=0，out=asel=1，selnot=0，a1=0，b1=b，out=b01a0a bb010湖南理工学院信息与通信工程学院电子信息教研室制作2.3 硬件描述语言Verilog HDL基础1、建模 首先进入Quartus软件，创建一个新的工程设计项目，然后建立一个新的设计文件，使用文本编辑器输入源程序。如图是图2.3.2所示电路建模，在Quartus软件中输入的源程序。湖南理工学院信息与通信工程学院电子信息教研室制作2.3 硬件描述语言Verilog HDL基础2、编译 对输入的源程序进行编译，如果输入的源程序没有语法错误，可以观察到输入的源程序建模的电路。如图是图2.3.2所示电路建模，在Quartus软件中输入的源程序经过编译观察电路图。湖南理工学院信息与通信工程学院电子信息教研室制作2.3 硬件描述语言Verilog HDL基础期望建模的电路与建模电路比较。selnot期望建模的电路建模的电路湖南理工学院信息与通信工程学院电子信息教研室制作2.3 硬件描述语言Verilog HDL基础3、仿真 逻辑电路的设计块完成后，就要测试这个设计块描述的逻辑功能是否正确，即进行仿真。要进行仿真，必须先建立一个新的矢量波形文件，对各输入端波形进行设置，如图是图2.3.2所示电路建模，在矢量波形文件中对输入信号a、b、sel的波形设置。湖南理工学院信息与通信工程学院电子信息教研室制作2.3 硬件描述语言Verilog HDL基础3、仿真 在矢量波形文件中对输入信号a、b、sel的波形设置后，即可进行仿真。如图是图2.3.2所示电路建模仿真波形。从仿真波形看，是符合所设计的逻辑关系的。sel=0，out=asel=1，out=b2仿真若发现设计存在错误，就对HDL描述及时修改。湖南理工学院信息与通信工程学院电子信息教研室制作作业作业2.1.1(3)2.1.3(2、3)2.1.4(2、4)2.1.5(2、3)2.1.7(1、2)2.2.1(1、3)2.2.2 2.2.3(3、5、7)2.2.4