基于FPGA的引信测试系统设计.pdf

总第350期1引言引信是指直接或间接地利用目标信息或环境信息，在预定条件下引爆或引燃弹药战斗部装药的控制系统或装置。它是弹药的重要组成部分，用于控制弹药战斗部在相对目标的最佳毁伤位置（或时机）处起爆1，对弹药能否发挥其最大的战斗效果起着关键作用。为保障引信的安全性和可靠性，在弹药的技术准备过程中，引信测试通常是一个必不可少的重要环节。而随着大量高新技术的引入，引信发展日趋复杂化和多功能化，贮存可靠性也日益成为制约弹药保障性的重大问题。采用先进的测试技术和手段，最大限度地克服传统的引信检测过程中存在的工作量大、效率低、检测不够准确、费时费力等诸多缺点，无论对研制生产过程中的产品筛检与质量跟踪，还是对部队作战使用过程中的快速保障，都有着非常重要的价值和意义。正是基于上述背景，本文以 FPGA为核心，研制了某型机电引信自动测试系统，应用实践证明，该系统不仅具有更高的检测精度，引信检测效率也得到有效提高，对保证引信的安全性、可靠性，提高弹药装备技术保障效能发挥了重要作用。2FPGA开发相关资源FPGA 是现场可编程门阵列（Field Programable Gate Array），由1个用于存放编程数据的静态存储器SRAM和3种可编程电路组成，即可编程逻辑块（Configurable Logic Block，CLB）、输入/输出模块（I/O Block，IOB）和互连资源（Interconnect Resource，IR）。CLB 为实现逻辑功能的基本单元；收稿日期：2023年2月20日，修回日期：2023年3月28日作者简介：张旭，男，硕士研究生，副教授，研究方向：引信技术保障。曾亮，男，博士研究生，副教授，研究方向：导弹总体与毁伤。李保刚，男，硕士研究生，副教授，研究方向：装备综合保障。李福强，男，硕士研究生，助教，研究方向：弹药安全。基于 FPGA 的引信测试系统设计张旭曾亮李保刚李福强（海军航空大学烟台264001）摘要针对机电引信的测试需求，论文介绍了某型引信测试系统的结构组成及技术应用。该系统以FPGA为核心组件，采用Verilog HDL描述语言，在Quartus 软件开发平台上，对控制、采样、显示等功能模块进行编程设计，并依据FPGA设计流程，完成了从设计输入到系统验证的全部调试过程，总体性能满足设计要求。关键词FPGA；机电引信；测试系统中图分类号TP273DOI：10.3969/j.issn.1672-9730.2023.08.031Design of Fuze Test System Based on FPGAZHANG XuZENG LiangLI BaogangLI Fuqiang（Naval Aviation University，Yantai264001）AbstractAiming at the test requirements of electromechanical fuze，this article introduces the structure composition andtechnical application of a certain type of fuze test system.The system takes FPGA as the core component，uses Verilog HDL description language，and on the software development platform Quartus，controls，samples displays and other functional modulesare programmed and designed，and according to the design process of FPGA，all debugging processes from design input to systemverification are completed，and the overall performance meets the design requirements.Key WordsFPGA，electromechanical fuze，test systemClass NumberTP273舰 船 电 子 工 程Ship Electronic Engineering总第 350 期2023 年第 8 期Vol.43 No.8160舰 船 电 子 工 程2023 年第 8 期IOB用于内部逻辑与外部封装脚接口，位于芯片的四周；IR由各种连线线段和开关组成，用于 CLB、IOB之间连接，以形成特定的功能电路2。大多数可编程逻辑器件的处理速度已达到几十兆甚至几百兆，器件集成度可达到几万门至几十万门。其单片容量足以将一般需求的系统集成于同一芯片上，实现“在一个可编程芯片上集成系统”，大大简化了系统设计3。本 文 选 择 的 是 Cyclone IV E 系 列 中 的EP4CE10F17C8芯片，该芯片功耗较低，具有较高的性价比。内含 414Kbits 的嵌入式存储资源、10320个逻辑单元、2个通用锁相环、10个全局时钟网络、23 个 1818 的嵌入式乘法器、8 个用户 IOBANK和最大179个用户I/O4。其基本结构如图1所示。可编程I0单元 可编程逻辑单元底层嵌入功能单元嵌入式块RAM硬核布线资源图1FPGA基本结构FPGA的硬件编程语言主要有 VHDL和 Verilog HDL两种硬件编程语言，两者都可以实现硬件设计软件化，使系统硬件功能如同软件编程一样，被灵活的配置和搭建。其中VHDL为代表的高级硬件描述语言，功能强大，但存在一定学习难度；Verilog HDL 则相对简单，便于快速掌握和应用。本文以 Verilog HDL 为编程语言，用于构建基于FPG的引信测试硬件系统。在本文中，编程调试工具选用 Altera为其 FPGA芯片专门设计开发的集成化软件平台 Quartus，该开发软件支持多种开发方式，包括 VerilogHDL、VHDL以及原理图等多种设计输入形式。利用其内部集成的综合器，可以方便实现从设计输入、综合适配、程序仿真再到下载实现的完整的一套FPGA设计流程5。其基本的开发流程如图2所示。3测试系统总体设计3.1系统硬件系统硬件设计以FPGA芯片为主控制器，完成过程控制和数据采集处理，外围单元包括电阻测量模块、A/D转换模块、供电模块、显示模块和打印模块等。图2Quartus开发流程图系统硬件总体框图如图3所示。图3系统硬件总体框图3.2系统软件系统软件构建遵循FPGA模块化的设计思想，采用自上而下的设计思路。首先进行顶层模块以及例化模块程序设计，其次开展AD数据转化模块程序设计、RGB TFT-LCD显示模块程序设计、IIC接口程序设计、打印机程序设计以及各模块的驱动程序设计等，经对各模块进行综合后，完成相应信号传递，最终检验整个火工品测试仪功能实现结果。软件组成如图4所示。图4软件组成4典型模块设计4.1主控制器FPGA的IO设计本系统所选择的EP4CE10F17C8芯片6，拥有8组IO口，每一个IO Bank被划分为一个组，其中，161总第350期各个Bank中的IO供电可以不同，但同一个Bank中的所有IO的供电要相同。FPGA所使用到的主要的 I/O BANK的连接引脚图列出如图 5所示（仅给出BANK1、BANK2示例）7。4.2A/D转换模块本文采用PCF8591芯片作为数据采样模块的A/D转换芯片，并利用其逐次逼近法采样以满足精度需要。PCF8591芯片为一个单电源供电、单片集成、低功耗的8位CMOS数据采集转换（AD/DA）器件，具有1个IIC串行总线接口、4个模拟输入和1个模拟输出8。1）A/D转换资源在围绕PCF8591进行相应的程序设计时，时钟线 SCL和数据线 SDA要与 FPGA接口同步。要完成数据在FPGA和PCF8591之间的传输，还要例化并设计IIC驱动程序。此外，还应结合A/D数据转换和LCD显示驱动进行综合考虑设计。A/D转换资源组成框图如图6所示。2）IIC驱动设计IIC的FPGA驱动分为写数据和读数据两个大模块9。IIC的FPGA设计模块示意图如图7，从IIC中取出来的数据或者存储需要发送的数据，均在寄存器DATA 7：0 中进行存储。寄存器ADDR 7：0进行接收或发送IIC的地址信息。其他的如读、写、时钟信号等通过端口进行关联。图5BANK1、BANK2 引脚连接图图6A/D转换资源组成框图3）IIC时序验证IIC接口的测试机制，是按照IIC传输协议10，将数据发送给EP4CE10F17C8芯片，然后进行反向读取。由于该芯片支持 IIC 通信协议，故可以用FPGA模拟发送信号进行IIC传输11，只需根据IIC发送时先发地址位后发数据位，每8个bit位为一个发过程，再从SignalTap II12中抓取数据可知有应答信号产生，即可完成测试。4.3RGB TFT-LCD显示模块本文选用ATK-4.3寸 RGB接口的TFT液晶屏作为显示器件。该液晶屏是一款高性能的电容触摸屏幕模块，分辨率为480*272，采用RGB565格式U14ABANK1BANK2D4E5F5B1C2C1F3D2D1G5F2F1G2G1H2D4E5F5B1C2C1F3D2D1G5F2F1G2G1H2B1B1B1B1B1B1B1B1B1B1B1B1B1B1B1UART3 TXETH MDCETH RXD0SDIO D2SDIO D3EPCS ASDONRF MISOEPCS CSSDIO CMDETH RXD1NRF SCKNRF MODINRF CSNRF IRQEPCS DATA0U14BEP4CE10F17C8EP4CE10F17C8IOIOIOIO，（DQS2L/CQ3L）/（DQS2L/CQ3L）IO，DIFFIO_L1pIO，DIFFIO_L1n，（DATA1，ASDO）IO，VREFB1N0IO，DIFFIO_L2p，（FLASH_nCE，nCSO）IO，DIFFIO_L2pIOIO，DIFFIO_L3pIO，DIFFIO_L3nIO,DIFFIO_L4p（DQS0L/CQ1L，DPCLK0）/（DQS0L/CQ1L，DPCLK）IO，DIFFIO_L4nIO，（DATA0）J2J1J6K6L6K2K1L2L1L3N2N1K5L4R1P2P1J2J1J6K6L6K2K1L2L1L3N2N1K5L4R1P2P1B2B2B2B2B2B2B2B2B2B2B2B2B2B2B2B2B2SDIO SCKNRF CEETH TXCETH TXD0ETH RESETSDIO D1SDIO D0T PENLCK RSTETH TXD3T MISOT SCKETH TXD1ETH TXENLCK BLT CST MOSIIO，DIFFIO_L5p，（DQ1L）/（_）IO，DIFFIO_L5p，（DQ1L）/（_）IOIO，DIFFIO_L6pIO，DIFFIO_L6nIO，DIFFIO_L7pIO，DIFFIO_L7n，（DQ1L）/（_）IO，DIFFIO_L8p，（DQS1L/CQ1L#，DPCLK1）/（DQS1L/CQ1L#，DPCLK1）IO，DIFFIO_L8n，（DQ1L）/（_）IO，VREFB2N0IO，DIFFIO_L9p，（DQ1L）/（_）IO，DIFFIO_L9n，（DQ1L）/（_）IO，RUP1，（DQ1L）/（_）IO，RUP1，（DQ1L）/（_）IO，（DQS3L/CQ3L#）/（DQS3L/CQ3L#）IO，DIFFIO_L10p，（DQ1L）/（_）IO，DIFFIO_L10n，（DM1L/BWS#1L）/（_）张旭等：基于FPGA的引信测试系统设计162舰 船 电 子 工 程2023 年第 8 期数据接口，最高可支持多达24位彩色显示。需要特别注意频率设计，应用PLL锁相环将时钟频率设置为9MHz，避免发生显示模块与控制系统不兼容的情况。为实现 RGB TFT-LCD 的显示功能，对RGB TFT-LCD管脚进行了详细分配，具体分配如表1所示（仅给出部分值）。DATA 7：0DATA 7：0ADDR 7：0ADDR 7：0RESETCLKRDWRRESETCLKRDWRBUS_moduleI2C_moduleSCLSDA图7IIC 接口模块需要对 RGB TFT-LCD 屏幕板块进行规划划分，以完成字符的显示功能。主要需要设计时钟分频模块、LCD驱动模块以及LCD显示模块，其中时钟分频模块负责产生4.3寸电容屏幕的像素时钟，LCD驱动模块产生HV同步信号，LCD显示模块输出设计好的相应图像数据13。LCD顶层模块原理图如图8所示。表1RGB TFT-LCD管脚分配信号名sys_clksys_rst_nlcd_delcd_hslcd_vslcd_pclk方向inputinputoutputoutputoutputoutput管脚E1M1T2T3P3R3端口说明系统时钟，50M系统复位，0有效RGB LCD数据使能RGB LCD行同步RGB LCD场同步RGB LCD像素时钟图8LCD顶层模块原理图5结语将FPGA技术应用于引信测试系统设计中，采用Verilog HDL硬件描述语言编程，充分利用FPGA特有的大规模可编程逻辑阵列资源优势，将硬件设计软件化，在提高系统设备灵活性的同时，大幅度提升了测试系统的开发效率，高度集成化的测试设备，也为系统可靠性提供了充分的保障。同时，对系统的升级改造和通用化发展，打下了良好的基础。从样机使用效果来看，完成满足设计指标要求，在引信测试环节，有较好的推广应用前景。参 考 文 献1田棣华，马宝华，范宁军.兵器科学技术总论 M.北京：北京理工大学出版社，2005：204-205.2刘福奇.FPGA嵌入式项目开发实战 M.北京：电子工业出版社，2009：6-7.3刘斌.FPGA在激光引信测试设备中的应用 J.航空兵器，2005（6）：32-37.4吴厚航.深入浅出玩转FPGA M.北京：北京航空航天大学出版社，2013，7（1）：339-341.5吴继华，蔡海宁，王诚.Altera FPGA/CPLD设计（高级篇）M .北京：北京人民邮电出版社，2011，2（1）：410-412.6孙旭霞，刘丽，刘一栋，等.基于FPGA的无线通信电动机保护器 J.微特电机，2018，46（11）：58-61.7夏宇闻.Verilog数字系统设计教程 M.北京：北京航空航天大学出社，2013，7（1）：470-477.8张林.PCF8591芯片与MCS-51单片机通信的探讨 J.电子制作，2013（17）：291-292.9董秀洁，王莉萍.基于FPGA的IIC总线控制器设计 J.中原工学院学报，2014，25（1）：12-14.10吴海洲.基于IIC总线的串行数据通信 J.数字技术与应用，2016（11）：18-20.11何绪泉，施扬.一种基于FPGA的开关信号可靠传输实现方法 J.解放军理工大学学报（自然科学版），2005，6（4）：316-319.12王海华.SignalTap II 在 FPGA 系统调试中的应用 J.黄石理工学院学报，2009，25（2）：12-14.13廖超平.基于 FPGA 的信号发生器按键 LCD 模块设计J.科技咨询，2013（26）：1-2.sys_rst_nsys_clksys_rst_nsys_clkvga_p|:u_vga_p|aresetinclk0lockedlockedc0c0rst_n_wvga_display:u_vga_displayvga_driver:u_vga_driverpixel_xpos9.0pixel_xpos9.0pixel_data15.0pixel_data15.0sys_rst_nvga_clkpixel_data15.0sys_rst_nvga_clkvga_vsvga_hsvga_rgb15.0pixel_xpos9.0pixel_xpos9.0vga_hsvga_vsvga_rgb15.0163