数电大作业(智能数字钟).doc

智能数字钟设计 
一、问题重述 
    数字电子钟就是一种用数字显示秒﹑分﹑时得记时装置，与传统得机械钟相比，她具有走时准确﹑显示直观﹑无机械传动装置等优点,因而得到了广泛得应用：小到人们得日常生活中得电子手表,大到车站﹑码头﹑机场等公共场所得大型数显电子钟。 
本课程设计要用通过简单得逻辑芯片实现数字电子钟。要点在于用５55芯片连接输出为一秒得多谐振荡器用于时钟得秒脉冲，用７4LS160（１0进制计数器）74LS00（与非门芯片）等连接成60与２4进制得计数器,再通过七段数码管显示,构成了简单数字电子钟。 要求: 
（1）完成设计一个有“时”，“分”,“秒”(2３小时５9分59秒)显示且有校时功能得电子钟； （2）完成对“时"、“分”得自动校时。 
二、设计目得 
1、了解智能数字钟得工作原理; 
2、设计出一个能实现清零、进位、显示时分秒等功能得智能数字钟； 3、正确使用mｕltiｓim软件对电路进行仿真及观察； 4、通过此次设计实验加深对3—8译码器、计数器等集成逻辑芯片得理解与运用. 
三、设计要求 
１。用555定时器设计一个秒钟脉冲发生器，输入１HＺ得时钟;（对已有1kHz频率时钟脉冲进行分频); 
2．能显示时、分、秒，２４小时制； ３.设计晶体震荡电路来输入时钟脉冲； 
4。用同步十进制集成计数器７4LS１60设计一个分秒钟计数器,即六十进制计数器; 
5．用同步十进制集成计数器74LS16０设计一个24小时计数器； ６．译码显示电路显示时间； 
7．用与非门芯片及一些基本芯片设计一个可以自动校时得电路。 
四、设计过程 
4、１总体思路
4、1、1思路说明 
由秒及分得60进制，分别到59时进行对分与时进行进位，而时为24进制,当到达２3时,之后进行清零，从而实现数字时钟得相应功能。分秒功能得实现:用两片74LＳ160组成６0秒、分、时分别为６０、60与24进制计数器。秒、分均为六十进制，即显示进制递增计数器.时为二十四进制计数器，显示为00~２３，个位仍为十进制，而十位为三进制，但当十进位计到2,而个位计到４时清零,就为二十四进制了。时功能得实现：用两片74ＬS160组成２4进制递增计数器。 4、1、2  结构框图及说明

在产生信号时可采用两种方法,方法(1）采用５５５定时器及分频器，而方法（２)直接利用函数信号发生器. 
4、2电路工作原理 
4、2、1晶体振荡器 
振荡器就是数字钟得核心。振荡器得稳定度及频率得准确度决定了数字钟计时得准确程度,通常选用石英晶体构成得振荡器电路。一般来说，振荡器得频率越高,计时精度越高。如图5所示调节电阻Ｒ2可以改变输出信号频率，用以得到所需得信号频率。利用55５定时器进行产生信号,形成晶振电路，如下

图二 555定时器
4、２、２分频器 
用三片7４ＬS160可以构成三级十分频器，将１KＨz矩形波分频得到1Hｚ基准秒计时信号。它得功能就是产生标准秒脉冲信号。原理如下

图三 分频电路
4、2、3校时电路 
当数字钟接通电源或计时出现误差时,需要校正时间，校时就是数字钟必备得基本功能.对校时电路得要求就是：在小时教正时，不影响分与秒得正常计数;在分矫正时,不影响秒与小时得正常计数。其中S1为校分用得控制开关，S2校时用得控制开关，它们得功能表如表1所示 表１ 开关校时功能

S1
S2
开关闭合
1
1
功能
校时
校分
图四中Ｃ１、C2可以缓解两个开关得抖动,必要时还可以采用去抖动电路。

图四 校时电路
4、2、4二十四进制计数器 
采用同步时序信号控制，用个位得进位端控制十位得使能端,当个位有进位时，芯片工作,输入十位得脉冲信号有效,当十位为2，个位为3得时候，同时给两个芯片得预置端一个有效信号，使之清零，如下

图五 二十四进制电路
４、2、５六十进制计数器 
采用异步时序电路控制，在十位计数到5时，下一个脉冲一到来就置数。７４ＬS16０构成得60进制计数器与２4进制计数器如图六与图五所示。秒、分、时分别为6０、６0与24进制计数器。秒、分均为六十进制,即显示０0~59，它们得个位为十进制,十位为六进制,如下

图六 六十进制电路

4、2、6整体原理图 
    方法（1）振荡电路产生得1ＫHＺ脉冲信号经三级十分频电路分频后产生得１HZ脉冲信号输入74ＬＳ1６0N连成得6０进制秒计数器，再由秒计数器每６０秒进位输出给６0进制分钟计数器,分钟计数器满6０后产生进位信号输入给２4进制小时计数器,从而实现24小时制电子钟得功能，如图七

图七 ５55定时器产生信号
    方法（2）直接利用函数信号发生器产生信号振,如图八

图八 函数信号发生器产生信号
4、3元件参数选择 
1、 电阻    20KΩ,5、1KΩ 

2、 电容     0、1ｕＦ,0、0１uF 

3、 滑动变阻器     20KΩ,KＥY=Ａ,５0% 

4、与门      ７4ＬS00N，74LS05N 

5、数码管

五、 软件仿真 
5、1 仿真电路图 
    “秒"得电路动态运行情况

由以上各波形图可以瞧出，所设计电路可完成相应功能

5、2 仿真过程 
   电路得连接与仿真就是我们这次课程设计得主要任务之一,也就是整个过程得最
难得阶段.仿真这部分工作在multisim仿真软件上进行。对于电路得仿真分为几个部分，分别对电路各个部分得功能都进行仿真调试之后，每连接一部分都要调试一次,才能确保最后得成功。 
５、３ 仿真结果 
    电路成功实现了24小时制数字电子钟得功能，可精确计时，每60秒进1分并清零秒计数器,每60分进１小时并清零分钟计数器，每2４小时清零所有计数器并重新开始计时. 
六、遇到得问题 
利用55５定时器产生信号时结果不大正确，故应仔细仿真检验。 
（１)在连接晶振得过程中，晶振无法起振、在排除线与芯片得接触不良问题后重新对照电路图,发现就是由于1２脚未接地所至.在连接六进制得过程中，发现电路只能４，5得跳动，后经发现就是由于接到与非门得引脚接错一根所至,经纠正后能正常显示。 
（2)在连接校正电路得过程中,出现时与分都能正常校正时，但秒却受到影响,特别时一较分钟得时候秒乱跳，而不校时得时候，秒从05跳到5９，然后又跳回05,分与秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片与连线得接触不良得问题、经检查，校正电路得连线没有错误，后用万用表得直流电压档带电检测秒十位得ＱA,QB，QC与QD脚,发现QA脚时有电压时而无电压，再检测秒到分与分到时得进位端，发现就是由于秒到分得进位未拔掉所至、  
七、总结改进及体会 
7、1改进（可增加整点报时功及整点闹时功能） 
(1)闹时部分 
    设置闹时时间为7时５９分。闹时持续一分钟至八点整。Ｍ代表上午得输入信号，设置为高电平,时个位为７，所以当QCQBＱA=11１时,第一级四输入与非门打开，当分十位为５即ＱCQA=11，分个位为9即QＤQA=1１时，第二级四输入与非门打开。通过与非电路与1ＫHZ得振荡信号，驱动音响电路工作，三极管起放大驱动电压得作用。实现定点闹时功能,原理如图

图九 闹钟电路
（2)报时部分 
    设置报时时间为整点报时，当秒计数器计数到５1秒时,集成电路驱动音响
电路,使之开始工作，每两秒（51、53、５5、５7、59秒）报时一次，前四声鸣低音，最后一声鸣高音，原理如图

图十 整点报时电路 
７、2设计体会  
    在此次得数字钟设计过程中，更进一步地熟悉了芯片得结构及掌握了各芯片得工作原理与其具体得使用方法、 在连接六进制,十进制，六十进制得进位中，要求熟悉逻辑电路及其芯片各引脚得功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.通过该电路得设计与仿真我学到得平时上课知道但不会运用得知识,使我对学习数电产生了更浓厚得兴趣。