第五章结型场效应晶体管和金属-半导体场效应晶体管.ppt

*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,*,*,第五章,结型场效应晶体管和金属,-,半导体场效应晶体管,结型场效应晶体管,JFET,的基本结构和工作原理,理想,JFET,的,I-V,特性,静态特性,小信号参数和等效电路,JFET,的基本结构和工作原理,介绍,JFET,器件,JFET,的基本结构和工艺流程,JFET,的基本工作原理,沟道夹断、漏电流饱和、夹断电压的概念。,JFET,特点及应用,与,BJT,的比较,JFET,的基本结构和工作原理,介绍,JFET,器件,结型场效应晶体管（,JFET,）指的是,PN,结场效应晶体管。,JFET,和,MESFET,（金属,-,半导体场效应晶体管）都是利用栅结的外加电压，控制耗尽层厚度，改变两个欧姆结之间的电阻，进而控制两个欧姆结之间的电流。,这两种结在反偏时空间电荷区的厚度随外加电压变化而变化的规律相似，其工作原理是相同的。不同之处是,MESFET,用金属,-,半导体结替代,PN,结作为栅结。,JFET,的基本结构和工作原理,其中结型场效应晶体管半导体芯片的结构与双极型晶体管的芯片结构几乎没有什么区别，只不过在结型场效应晶体管中使用两个重掺杂层。如图,5-1,（,a,）所示的采用标准平面外延工艺制成的理想的,JFET,的,N,沟道结型场效应晶体管，下边重掺杂的,P,+,层为衬底，在,P,+,层衬底上外延生长掺杂的,N,型层。上边的重掺杂,P,+,层是通过向,N,型外延层中扩展硼形成的。,采用双扩散工艺制造,JFET,如图,(b),所示，该技术通过扩散形成沟道和上栅极。,JFET,的基本结构和工作原理,如,右,图所示的结型场效应晶体管的典型结构。两个重掺杂的,P,+,层与,N,层形成个,P,+,N,结，通常称之为栅结；,N,区两端做欧姆接触，引出的电极分别称为源极（,S,）和漏极（,D,）；两个,P,+,区表面也做欧姆接触，引出的电极为栅极（,G,），大多数的结型场效应管的两个栅极是连在一起的，因此，结型场效应晶体管尽管有,4,个电极但不是四端器件，而是三端器件。,JFET,的基本结构和工作原理,JFET,工作原理,：在正常工作条件下，反向偏压加于栅极,PN,结的两侧，使得空间电荷区向沟道内部扩展，耗尽层中的载流子耗尽。结果沟道的截面积减小，从而沟道电导减小。这样，源极和漏极之间流过的电流就收到栅极电压的调制。这种通过表面电场调制半导体电导的效应就称为场效应，这就是,JFET,的基本工作原理。,所以说,JFET,实际上是一个电压控制的电阻。,JFET,的基本结构和工作原理,在栅源控制电压为零条件下，讨论理想,JFET,的工作过程和漏极特性。并熟悉一些基本概念。,本过程忽略源极和漏极的接触电阻以及它们下方的体电阻。,JFET,的基本结构和工作原理,当漏电压比较小时，发现漏电流,I,D,随漏电压,V,D,的增加线性增加。,随着漏电压,V,D,的增加，空间电荷区将向沟道内扩展。由于沟道电阻的存在，从漏端到源端沿着整个沟道会产生电位降，即从,x=L,处的,V,D,下降到,x=0,处的零电位，随着漏电压,V,D,的增加沟道逐渐变窄，漏电流的增加变得越来越来缓慢，如图中的弯曲部分。,随着漏电压,V,D,的继续增加，沟道的狭口会变得越来越来窄，沟道电阻进一步增大，最终出现如图所示情况：在,x=L,处，空间电荷区连通，在空间电荷区连通的区域内自由载流子全部耗尽，这种情况称为,沟道夹断,。,JFET,的基本结构和工作原理,JFET,特点及应用,JFET,的电流传输主要由一种型号的载流子多数载流子承担，不存在少数载流子的贮存效应，因此有利于达到比较高的截止频率和快的开关速度。,JFET,是电压控制器件。它的输入电阻要比,BJT,的高得多，因此其输入端易于与标准的微波系统匹配，在应用电路中易于实现级间直接耦合。,由于是多子器件，因此抗辐射能力强。,与,BJT,及,MOS,工艺兼容，有利于集成。,JFET,的基本结构和工作原理,控制元件：场效应管是电压控制元件；三极管是电流控制元件。在只允许从信号源取较少电流的情况下，用场效应管；而在信号电压低，又允许从长信号源取较多电流的条件下，则用三极管。,器件类型：场效应管是单极性器件，因为它是利用多数载流子导电；三极管是双极型器件，因为它是利用多数载流子及少数载流子导电。,灵活性：场效应管比三极管强。有些场效应管的源极和漏极可以互换使用，栅极电压可正可负，而三极管的各个极不能这样使用。,JFET,的基本结构和工作原理,工作频率：场效应管是低频，三极管是高频。,热稳定性：场效应管比三极管稳定性强。,接脚偏压：场效应管的源极（,S,）与漏极（,D,）在浓度、大小相同时可以相互对调；三极管的集电极（,C,）与发射极（,E,）则不可对调。,场效应管没有死区电压，而三极管则有，硅管是,0.6V,或,0.7V,，锗管是,0.2V,或,0.3V,。,理想,JFET,的,I-V,特性,JFET,中的有源沟道示意图，,在有源沟道内空间电荷区逐渐改变,.,加上,N,+,是为了提供良好的欧姆接触,理想,JFET,的,I-V,特性,JFET,中,X,处耗尽层宽度为,式中，,V,(X),和,V,G,为在,x,处跨在反偏结上的电压。方括号中出现,-V,G,是因为,V,G,取负值。,在夹断点，空间电荷区的宽度正好等于沟道的宽度，则令,W=a,以及,V-V,G,=V,P,，可求的夹断电压,式中，,V,P,为夹断电压，常称,V,P0,为内夹断电压。可以看出,V,P0,仅由器件的材料参数和结构参数决定，与外加电压无关，是器件的固有参数。,理想,JFET,的,I-V,特性,在外电场和载流子浓度梯度同时存在的情况下，载流子要同时进行漂移运动和扩散运动。假设中，在电中性沟道中，电子分布是均匀的，电子的浓度梯度为零，因此漏极电流中便只有电子漂移的成分。漏极电流：,式中，,A,为电流垂直流过的面积，等于,2Z(a-W).,理想,JFET,的,I-V,特性,式中,理想,JFET,的,I-V,特性,例,5-1,图,的硅,N,沟道,JFET,的电流,-,电压特性,静态特性,静态特性,线性区,当流经结型场效应晶体管的电流较小时，电流在沟道中产生的,电,位梯度较小，可以看作栅极空间电荷区形状受影响非常小，则沟道形状发生改变很小。此时，可以认为沟道是一个固定阻值的电阻区，在沟道中载流子的漂移运动满足欧姆定律，其端电压,U,DS,随漏极电流,I,D,线性变化。,静态特性,在线性区，可令,V,D,0,-V,G,运用多项级数展开，,得到,静态特性,饱和区,沟道电压继续升高，沟道的空间电荷区将随着沟道电压的升高从漏端开始闭合，并逐渐将闭合点向源端缓慢推进。空间电荷区的闭合使导电沟道在漏端被夹断。夹断的本质是导电沟道的一端变成载流子已经被耗尽的空间电荷区。此时，随着沟道电压的增加，漏极电流不再增加，称为饱和状态。,静态特性,注：较高反偏漏源偏置电压同较高反偏的栅源控制电压对导电沟道的夹断有着本质的不同。较高反偏栅源控制电压的夹断是使整个导电沟道载流子耗尽，漏极电流为零。较高反偏漏源偏置电压的夹断只是使导电沟道的漏端局部耗尽，电子仍然可以被其中的强电场扫过空间电荷区而进入漏极，因而漏极电流是不为零的，相应的电流被称作饱和漏电流。,静态特性,在图中又画出抛物线,式中，,I,DSS,表示栅极电压为零（即栅源短路）时的漏极饱和电流。,静态特性,JFET,的转移特性,静态特性,实验发现，即使在,y,方向为任意非均匀的杂质分布，所有的转移特性都落在图中所示的两条曲线之间。在放大应用当中，通常工作在饱和区，并且在已知栅电压信号时，可利用转移特性求得输出的漏极电流。并且饱和区的起始电压（夹断电压）和终止电压（雪崩击穿电压）都会随着栅源控制电压的绝对值升高而降低，这是因为栅源电压反偏升高时沟道变薄，空间电荷区在漏端扩展的余地变小。,静态特性,击穿电压,导电沟道的漏端一旦变成空间电荷区，漏源电压的的持续上升就主要降落在这个高阻区域，其中的电场将会越来越强，会出现空间电荷区中载流子倍增的雪崩电离效应，只要漏源电压有微小的增加，都会引起漏极电流的急剧上升，最终导致器件击穿。击穿首先发生在沟道的漏端，那里有最高的反偏电压。此时击穿电压表示为,;,V,BS,=V,D,+|V,G,|,式中，,V,D,为击穿时的漏电压。,小信号参数和等效电路,JFET,所包含的电学特性。,具有源电阻和漏电阻的,JFET,小信号参数和等效电路,漏极导纳（输出导纳）,g,dl,漏极导纳定义为漏极电流对漏极电压的变化率，在线性区，可以得到漏极导纳的表达式：,从式中可以看出漏极导纳与外加栅极电压的关系。,小信号参数和等效电路,跨导,g,m,跨导,g,m,定义为漏极电流对栅极电压的变化率，反映出晶体管的增益。,线性区的跨导可以推导出：,饱和区的跨导可以推导出：,跨导标志了,JFET,的放大能力。,小信号参数和等效电路,栅源扩散电容,r,gs,和栅漏扩散电阻,r,gd,栅极漏泄电流用和表示，它们是,P-N,结反向饱和电流产生电流和表面漏泄电流的总和。在平面,JFET,型中，表面漏泄电流的成分通常很小。在一般器件中，栅极漏泄电流的数值在,10,-12,10,-9,A,之间，由此得到的输入阻抗大于,10,8,。所以说,JFET,是高输入阻抗的电压控制器件。,栅极总电容,C,G,栅和沟道之间的,P-N,结在反偏压下所具有的结电容。令为平均耗尽层宽度，测栅极总电容可以表示为：,小信号参数和等效电路,式中，因子,2,是考虑了两个,P-N,结的贡献，,ZL,为每个结的面积。在,V,G,=0,并处于夹断条件下，平均耗尽层宽度为,a/2,。因而，夹断时的栅极总电容为,:,为简化设计，往往用两个集总电容，即栅一漏电容,C,gd,和栅一源电容,C,gs,来表示，而不管栅电容的实际分布性质如何。此外，器件封装会在漏极和源极两端引入一个小电容,C,ds,。,漏极电阻,r,ds,它表示了漏电流的不饱和性，是由沟道长度的调制引起的。它的典型值为,100,200K,。,小信号参数和等效电路,上图中，电阻,r,gs,和,r,gd,通常很大，对于大多数应用可以忽略。如果再忽略源极，漏极串联电阻,R,S,和,R,D,，就得到下图的等效电路，对于大多数应用，此简单电路已经足够。另外，对于低频的应用，电容又可忽略不计。,