第5章-存储器系统-微型计算机原理与接口技术.ppt

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第,5,章,存储器系统,内存储器的工作原理,内存储器与,CPU,的连接,1,5.1,概述,能够保存一位二进制信息的具有记忆功能的单元电路叫一个存储元，比如一个电容就可以是一个存储元；,8,个存储元构成一个存储单元，可以保存一个字节的二进制信息；,许多存储单元构成了存储器；,存储器有两种基本操作：读操作和写操作；,2,一、存储器的分类,按存储器的系统结构划分：,主存储器,(,内存、主存）,辅助存储器（外存,),高速缓冲存储器,cache,按存储介质分类,半导体存储器,-,用半导体器件组成的存储器称为半导体存储器。如晶体管晶体管逻辑组成的,TTL,存储器、,MOS,六管存储器等；,磁性材料存储器：磁盘、磁带；,光盘等；,3,半导体存储器分类,随机存储器：,双极型半导体,RAM,，,是以晶体管触发器作为基本存储电路，,TTL,电路；高速，功耗大、集成度低，成本高；,MOS,型,RAM,（,Metal Oxide Semiconductor),低速，功耗低、成本低、集成度高；,静态,SRAM,是以双稳态触发器作为存储元,动态,DRAM,是用电容存储信息，需要刷新；,只读存储器,ROM,掩膜式,ROM,可编程式,PROM,可擦除可编程式,EPROM,电可擦除可编程式,E,2,PROM,b,e,c,G,S,D,4,3、存储周期T,C,连续启动两次独立的存储器操作所需的最小时间间隔。存储器在完成上一次操作后不能马上启动下一次存储器操作，需要有一定的延迟时间。所以存储周期大于存取时间。,采用MOS工艺的存储器，存取周期为几十到几百ns以下，双极型RAM存取周期最快可达10ns以下。,4、可靠性,故障间隔平均时间,MTBF,约为5,10,6,1,10,8,5、功耗,低功耗器件可提高可靠性；,6,5.2.1、静态随机存储器SRAM,保持信息,写操作,读操作,六管静态基本存储电路,双稳态触发器,T3,T4,T1,T2,T5,T6,VCC,T7,T8,A,B,Y地址选择线,I/O,I/O,X地址选择线,7,6264,存储芯片,Vcc,WE,CS2,A,8,A,9,A,11,OE,A,10,CS1,D,7,D,6,D,5,D,4,D,3,1,2,3,4,5,6,7,8,9,10,11,12,13,14,28,27,26,25,24,23,22,21,20,19,18,17,16,15,NC,A,12,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,D,0,D,1,D,2,GND,13,根地址信号线通常接系统地址总线的低,13,位；,8,根数据线，与系统数据总线相连；,CS1,，,CS2,两根片选信号线；,OE,输出允许信号；,WE,写允许信号；,8,SRAM 6264 读操作时序图,A0 A12,CS1,OE,D0 D7,tOE,tCO,tRW,CS2,10,根据地址线的根数，SRAM芯片分为：,根据数据线的根数，可以判断芯片中一个存储单元能保存多少位二进制信息；,11,13,14,15,16,6116,6264,62128,62256,62512,2KB,8KB,16KB,32KB,64KB,11,地址译码的方法,全地址译码方式,使用,CPU,系统提供的全部地址总线；即所有的高位地址线译码输出作为片选信号，低位地址信号线与存储芯片的地址线一 一相连。这样，每个存储单元在整个内存空间中具有唯一 的一个地址；,对于,6264,芯片，用,CPU,系统中低,13,位地址信号（,A0A12,）,决定,6264,芯片中每个存储单元的地址，用高,7,（,A13A19,）,位地址信号决定芯片在整个内存中的地址边界。,13,全地址译码方式,D,0,D,7,D,0,D,7,A,0,A,0,A,12,A,12,MEMW,WE,MEMR,CS,2,+5V,OE,&,1,A,19,A,18,A,17,A,16,A,15,A,14,A,13,CS,1,Y,7,G,1,G,2B,G,2A,C,B,A,SRAM6264,A,19,A,18,A,17,A,16,A,15,A,14,A,13,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 3E000H,0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 13FFFFH,138译码器,若Y7=0，必需使：,CBA=111,G,2A,=0,G,2B,=0,G,1,=1,&,15,部分地址译码方式,仅仅使用系统地址总线的一部分，通常是使用高位地址总线的一部分进行译码输出作为片选信号，而低位地址信号线与存储芯片的地址线一 一相连。,部分地址译码方式使地址出现重叠区；,16,部分地址译码又分为：,译码片选法：将高位地址线总线中的某根或某几根译码输出作为片选信号；,线性片选法：将高位地址总线的,1,根直接连接到存储芯片的片选信号端；,特点：简单，多片存储芯片地址不连续，且有时重复。多用在芯片数目少的情况下。,部分地址译码仅用于单片机系统和简易微控系统；,18,8088系统,BUS,SRAM6264,D,0,D,7,D,0,D,7,A,0,A,0,A,12,A,12,MEMW,MEMR,WE,CS,2,+5V,OE,CS,1,&,A,19,A,17,A,15,A,14,A,13,19,例5-1 用存储器芯片SRAM6116构成一个4KB的存储系统，要求其地址范围在78000H78FFFH之间；,Vcc,A,8,A,9,R/W,OE,A,10,CS,D,7,D,6,D,5,D,4,D,3,1,2,3,4,5,6,7,8,9,10,11,12,24,23,22,21,20,19,18,17,16,15,14,13,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,D,0,D,1,D,2,GND,A,19,A,18,A,17,A,16,A,15,A,14,A,13,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0,0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1,0 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0,0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1,第一片,第二片,分析：6116 2K,8bits,由此得知：需要2片6116芯片；,第一片的地址范围为：78000H787FFH,第二片的地址范围为：78800H78FFFH,地址展开：,20,8088系统,BUS,D,0,D,7,D,0,D,7,A,0,A,0,A,10,A,10,MEMW,R/W,MEMR,OE,CS,D,0,D,7,D,0,D,7,A,0,A,0,A,10,A,10,MEMW,R/W,MEMR,OE,CS,A,19,&,1,&,Y,0,Y,1,A,14,A,18,A,17,A,16,A,15,A,13,A,12,A,11,G,1,G,2B,G,2A,LS138,C,B,A,21,单管动态存储元,数据线,D,字选线,T1,C,动态存储器是通过把电荷存储到电容中来实现信息存储的。单管,MOS,动态存储电路的优点是线路简单，单管占用面积小，集成度高，速度快；缺点是读出是破坏性的，而且单元读出信号较小，要求有高灵敏度的读出放大器；另一个缺点是刷新。,字选线（地址选择线）,位线D,（数据线）,分布电容,C,0,存储电容,C,T,1,22,X地址译码,Y地址译码,0.0,0.255,255.0,255.255,X0,X255,Y0,Y255,I/O,A0,A7,A0,A7,D,IN,D,out,D,IN,D,out,24,刷新,将动态随机存储器的每一位信息读出并写入的过程。刷新的方法是使列地址信号无效，行地址有效，然后将这一行的信息读出再写入即刷新。,每次送出不同的行地址就可以刷新不同行的存储单元，将行地址循环一遍，则刷新了整个芯片的所有存储单元。刷新时位线上的信息不会送出到数据总线上。,DRAM要求每隔28ms刷新一次，它称为刷新周期。,25,A,0,A,7,A,8,A,15,A,B,LS158,S,ADDSEL,D,0,D,7,LS245,A,B,DR,E,MEMR,RAMADSEL,D,0,D,7,2164,8片,RAS,0,CAS,0,A,0,A,7,RAS,0,CAS,0,MEMW,WE,DRAM读写简化电路示意图,DRAM在系统中的连接,26,2、存储容量的字扩展,字扩展的电路连接方法是：将每个芯片的地址信号、数据信号、和读写信号全部并联在一起，只将片选信号分别引出到地址译码器的不同输出端。,28,CPU,8088,2764,2764,6264,6264,2764,2764,6264,6264,3:8,C,B,A,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,G1,G2A,G2B,AB19,AB18,AB17,AB16,IO/M,AB15,AB14,AB13,DB0,DB7,AB0,AB12,CS,CS,CS,CS,CS,CS,CS,CS,OE,OE,OE,OE,OE,OE,OE,OE,WR RD,WR,WR,WR,WR,29,5.3 只读存储器,可擦除可编程式,EPROM,电可擦除可编程式,E,2,PROM,闪存,(FLASH)E,2,PROM,，,如,28F040,；,EPROM,的工作原理：,一个存储元由控制管,T,和,浮置栅雪崩注入式,MOS,管,T,f,组成，,称为,FAMOS,管；,VCC,S,D,字线,数据线,T,T,f,Famos,31,一个典型的EPROM芯片2764,27系列的芯片：,2716 2732 2764 27128 27256 27512,2764的引脚含义：,A0A12：13根地址线，8K个存储单元；,D0D7：8根双向数据线，EPROM写入时：输入；,正常操作时：输出；,CE：片选信号；,OE：输出允许信号；,PGM：编程脉冲输入；读操作时PGM=1;,VPP：编程电压输入端，12.5V、,15V、21V、25V；,8,13,CE,OE,VPP,PGM,32,编程写入,标准编程：在V,PP,端 加上50ms的负脉冲，就可将一个字节的数据写入相应的地址单元中。,快速编程：编程脉冲为100us,33,内存储器整体结构,八位机-单体存储器,8080、8085、8088,00000H,FFFFFH,双体存储器,8086、80286,1M,00001H,FFFFFH,0.5M,00000H,FFFFFH,0.5M,奇体,偶体,34,四体存储器80386、80486、Pentium,八体存储器Pentium pro,BANK3,D31D24,BANK0,D7D0,BANK1,D15D8,BANK2,D23D16,BANK7,D63D56,BANK4,D39D32,BANK5,D47D40,BANK6,D55D48,BANK3,D31D24,BANK0,D7D0,BANK1,D15D8,BANK2,D23D16,35,CPU内部寄存器,高速缓存Cache,SRAM SSRAM,内存,DRAM SDRAM,虚拟存储（硬盘）,微机存储器的层次结构,36,5.4,高速缓冲存储器cache,例：主频为733MHz的P，一次指令执行时间为1.35ns，同时期的内存SDRAM存取时间为7ns；,解决方法：,在基本总线周期中插入等待周期,采用快速,SRAM,在,CPU,与,DRAM,中,插入小规模高速,SRAM,，即,cache,中央处理器,Cache,主存,37,Cache的工作原理基于：,程序和数据访问的局部性,CPU,提前成批读入数据到,cache,90%,以上的时间在,CPU,与,cache,间运行,Cache,的大小：,是,主存的,1/128,；如：,64M,的内存，,cache,应为,512KB,；,命中率达,90%,以上；,系统的平均存取速度,:,cache,存取速度,命中率,+RAM,存取速度,(1,命中率,),两级,cache,结构：,L1-,集成在,CPU,内，,8K64KB,；,工作频率与,CPU,相同；,L2-,放到,CPU,组件内，,128K2MB,；,工作频率与,CPU,内核的频率相同；,38,5.5 存储器管理,IBM-PC/XT 微机中内存空间分配,1.RAM区,2.保留区,3.ROM区,00000H,003FFH,9FFFFH,A0000H,BFFFFH,C0000H,EFFFFH,F0000H,FFFFFH,128K保留给显示卡,192K控制R0M，保留给,硬盘适配器、显示适配器,BIOS、BASIC使用,中断向量表,ROM区,39,作业,P244,111,14,40,微机存储器及其管理,CPU,数据总线,地址总线,寻址范围,支持的操作系统,8088,8位,20根,1MB,实方式,8086,8位,20根,1MB,实方式,80286,16位,24根,16MB,实、保护方式,80386,32位,32根,4GB,实、保护、V86方式,80486,32位,32根,4GB,实、保护、V86方式,Pentium,64位,36根,64GB,实、保护、V86方式,41,虚拟存储器,虚拟存储技术是在主存和硬盘的基础上，在加上操作系统内的存储管理软件，共同组成的一种存储体系；,虚拟的地址空间是二维的，段和偏移地址；,42,1）存储器管理机制,计算机中的物理存储器，是一个字节类型的线性数组，每一个个字节占用一个唯一的地址，称为它的物理地址。8088和8086CPU的指令系统中，用段和偏移地址两部分寻找它的物理地址；,80286、80386的指令系统当中，段和偏移地址作为虚拟地址，由MMU把虚拟地址转换或映射为物理存储器地址；广泛使用的存储器管理机制是分段机制和分页机制；,SELECTOR,OFFSET,分段机制,线性地址,分页机制,物理地址,43,高速内存,FPM RAM,快速页模式,RAM,，,芯片上的,-7,，,-6,表示其存取时间为,70ns,、,60ns,；,常用于视频卡，称为,VRAM,显存；,EDO RAM,扩充数据输出,RAM,，,增加带宽；,SDRAM,同步动态,RAM,，,存取时间,1015ns,；,它使所有的输入输出信号保持与系统时钟同步；常用于,Pentium,主板；频宽,133MHz,SDRAM(DDR,内存,),，精确定位，不需要提高时钟频率就加倍提高,SDRAM,的速度；它在时钟的上升沿和下降沿两次读出数据；,RDRAM,，,Rambus,公司的,DRAM,，,超高频宽,500600MHz,，,数据传输率,600MHz,，,预计未来可达,1.6GB/s,，,制作成本低廉；图形和多媒体系统的首选；,44,存储器设计 例1,存储器设计：设计一个4KB ROM与4KB RAM组成的存储器系统，芯片分别选用2716（2K8）和6116（2K8），其地址范围分别为4000H4FFFH和6000H6FFFH，CPU地址空间为64K，画出存储系统与CPU连接图（9分）,45,分析：,2716（2KX8）2KX8,11根地址线 A0A10,6116（2KX8）2KX8 11根地址线 A0A10,CPU：64K=2,6,X2,10,16根地址线 A0A15,所以需要：2716（2KX8）：2片,第一片 地址范围：400047FFH,第二片 地址范围：4800H4FFFH,6116（2KX8）：2片,第一片 地址范围：600067FFH,第二片 地址范围：6800H6FFFH,利用：CPU 的剩余地址线5根，使用3：8译码器进行全地址译码，生成片选信号Y0、Y1、Y4、Y5，为四个芯片使用。,46,