可测试性设计技术.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,可测试性设计技术,可测试性设计技术可测试性设计技术,内容,可测性概念简介,可测性设计过程,可测性设计的方法和技术,总结及问题讨论,冗余设计,故障管理设计,降额设计,DFT,设计,可靠性设计,什么是可测性,可测性定义：系统和设备能及时准确地确定其工作状态可工作、不可工作、工作性能下降并隔离其内部故障的一种设计特性。,是设计特性，由产品设计决定,对一个设计可能存在的各种不同故障，能被测试的程度,对以下指标的生成、评估和应用产生价值，满足测试目的方法：,故障覆盖,故障隔离诊断,测试所耗时间,产品上市时间,从实现效果看，就是实现产品全生命周期开发过程调试、测试、生产测试、维护的各阶段的测试需求，在产品设计的同时规划测试策略，设计相应的内置测试支持手段和工具，从而到达提高各阶段测试质量和测试效率，快速稳定产品和降低产品综合本钱,可测性的能控性和能观性,可测性设计的关键是能对内部状态提供控制的观察能力,内部节点的能控性,是可以设置一种特定的逻辑状态的能力,内部节点的能观性,在输出上观察特定逻辑状态的能力,可测性设计,为解决测试问题，增加一些针对测试的设计,DFT的优势:,简化测试Reduce test efforts.,减少测试设备方面的费用Reduce cost for test equipment.,缩短产品上市时间,提升产品质量,局限性:,软硬件工作量增加，产品设计复杂度增加；,增加相应的硬件本钱。,Design for TestabilityDFT,电子产品的生命周期,当前的测试手段,基于,ATE,的测试,基于边界扫描的测试设计,逻辑,BIST,存储器,BIST,处理器,BIST,系统集成测试,电子产品的开展趋势,SIA,路标,器件越来越大，而器件封装却越来越小小型化,芯片和单板越来越复杂，集成的功能越来越多(高密、高复杂),信号速度越来越高高速,芯片的综合性能越来越高高复杂,存储器种类繁多，容量越来越大,当前测试面临的困难,小型化：对单板的物理接触测试越来越困难，或根本无法测试；,单板或系统的复杂化：需要测试的特性太多，需要大量的测试数据,源，对单板测试覆盖、测试隔离和测试效率都提出很大挑战；,高速：无法增加物理测试点，对测试仪提出更高的要求，漏测、误测,率增大，测试不充分；,高功耗：系统、单板整体或局部过热，会对系统产品负面影响，对测,试筛选能力有更高要求。,测试方法开展趋势,测试,IP Cores,设计；,构建,CBB,和平台，使设计和测试技术重用；,测试设计提到系统设计阶段；,BS,作用越来越大；,各种,BIST,技术；,增大压力测试。,电子系统功能不正确的原因,设计错误,加工错误或缺陷：器件问题、加工工艺问题、操作人员问题等,物理故障：环境因素，运输,缺陷种类,永久缺陷,一旦发生就总会一直存在的缺陷,间歇性缺陷,缺陷间隔出现，通常可以复现,瞬间缺陷,通常由于电源、温度等原因引起的某不确定时刻出现的缺陷，这种缺陷通常不可复现。,PCB,典型故障,缺陷类型,发生的几率（）,缺陷类型,发生的几率（）,短路,51,数字逻辑,5,元器件,13,模拟指标,5,焊偏,8,性能缺陷,5,器件焊反,6,开路,1,焊错器件,6,理想的测试,在生产或用户现场能检测所有的故障,能把所有功能正常的设备测试通过,大量的、各种可能的故障都可以被测试到,能解决现实中一些非常难的测试问题,所有缺陷都有明确的测试方法,真实的测试,是建立在分析故障模型根底上的测试，而不可能会根据实际的缺陷进展测试设计；,由于高复杂性，不可能把所有的故障模型都覆盖到；,一些好的单板被检测为坏板，会存在一定的误测率；,有些坏的板子会测试为好板，存在漏测；,生产测试,检查是否有的单板或系统不符合指标要求；,检查单板或系统是否有连接性和功能性故障；,必须使故障模块模型到达一定高度,必须缩短测试时间；,能对故障进展准确的定位；,测试到单板或系统的每一个器件；,以实际应用的速度或流量执行测试，或者根据设定的门限值执行测试,多种测试手段结合,不合格品率趋于,0,减少测试费用的方法,DFT,可简化测试数据源产,生，对减少开发费用,DFT,能使产品更有效的执行,测试，更低的漏测和更短的,测试时间,DFT,可以减少昂贵的测试设,备投入，能对现场测试提供,支持,DFT,用户的可测性需求,用户在标书中有明确的故障诊断和修复的内容。,提供室外设备的测试解决方案。,提供什么样的网络、平台或效劳的监控和测试手段，使得性能的降级可以在发,生之前报告。,维修时间对系统可用度也有影响。要求厂商描述快速故障诊断的实现情况。,如何指示哪个单板有问题如卡上指示灯，通过系统诊断等。,在线或远端的诊断实施到什么程度。,要了解设备在可运营、可管理上的实现情况。,内部的可测性需求,故障检测,故障隔离,测试时间,产品研发验证测试,生产测试,设备维护、维修,直通率与可测性,公式：,单板直通率,工艺水平,单板焊点数量,单板复杂度越高，直通率将越低，坏板越多，测试及诊断越难！,焊点,DPMO(PPM),1000,3000,5000,10000,15000,20000,30000,40000,10,99.0%,97.0%,95.0%,90.5%,86.1%,81.9%,74.1%,67.0%,12,98.6%,96.5%,94.3%,88.8%,83.5%,78.7%,69.8%,61.8%,15,98.5%,95.6%,92.8%,86.0%,79.9%,74.1%,63.8%,55.0%,20,98.0%,94.2%,90.5%,82.0%,74.1%,67.0%,54.9%,44.9%,25,97.5%,92.8%,88.0%,78.0%,68.5%,60.7%,47.2%,36.8%,30,97.0%,91.5%,86.0%,74.2%,63.8%,55.0%,40.7%,30.2%,50,95.0%,86.3%,78.0%,60.5%,47.2%,36.8%,22.5%,13.5%,100,90.5%,74.0%,60.8%,36.8%,22.3%,13.5%,5.0%,1.8%,200,82.0%,55.0%,36.8%,13.5%,5.0%,1.8%,0.2%,0.0%,10X,定律,故障的影响,故障越早发现本钱越低,可测性的效益,M,公司实例：,Phase,Without DFT,With DFT,Savings,Development,Manufacturing,Service,$570000,$688000,$480000,$750000,$449000,$96000,-$180000,$239000,$384000,Total,$1738000,$1295000,$443000,DFT会降低产品综合本钱,内容,可测性概念简介,可测性设计过程,可测性设计的方法和技术,总结及问题讨论,过程概述,方案设计,可测性实现,验证,应用、评估,规格需求,基线,指标,公共模块,工具,流程保证,DFT,规格需求,原始包需求,基线、问题收集提炼需求,可测性设计需求,基线、问题收集提炼需求、产品新特性专有的需求,需求分解分配,确保需求被实现、可跟踪，同SE一起分解到硬件、逻辑、微码、驱动、上层软件、网关等等，分配到所有的子模块,规格书和规格清单表达DFT需求,作为跟踪、评价的依据,需求评审和跟踪机制,跟踪表,建立可测性基线,可测性基线,应用,优化,建立,方案设计,各单元模块可测性软件和硬件概要实现方案,要到达的要求或遵循的标准,指导产品设计人员进展DFT设计,评审、跟踪,建立与基线配套的方案库,可测性实现,原理图和,PCB,的,DFT,实现；,DFT,特性的软件实现；,评审、检视、优化需求,DFT,效果预计,建立公共模块库,可测性验证,验证可测性是否复核规格,验证可测性设计实现是否满足要求,优化实现方法,评审、跟踪优化的,DFT,设计,建立用例库,验证的主体是谁？,可测性评估,评估指标如何？是否达标？,评估报告,基线、方案、实现、验证的优化建议,提炼货架技术,评估工具,应用配套工具,可测性设计体系建立,DFT过程定义,DFT基线,设定DFT过程指标,可测性方面的标准/指导书,?元器件可测性技术认证标准?,?单板上电自检测试设计指导书?,?单板边界扫描硬件设计标准?,?单板硬件电源可测性设计标准?,?单板时钟可测性设计标准?,?存储器测试标准?,?ICT可测性设计标准?,?产品关键器件检测可测性设计指导书?,可测性设计CBB建立,引进和开发DFT工具评估工具、验证和应用工具等,工具,CBB,过程,定义,指标,规范,基线,DFT,可测性设计组织保证,PDT,软件开发组,SW Dev.Team,硬件开发组,HW Dev.Team,CM,、,CMO,SE,其他,Other,维护组,Maintenance Team,测试组,Testing Team,SE,扩展组,SE Extended Team,工程设计组,DFT,人员,内容,可测性概念简介,可测性的开发活动介绍及指南,可测性设计的方法和技术,可测性分析方法,故障检测常见技术,几种专项可测性实现技术,可测性系统设计,总结及问题讨论,可测性设计指标定义,故障检测率FDR：在规定的时间内,用规定的方法正确检测到的故障数与被测单元发生的故障总数之比，用百分数表示。,FDR,N,d,/N,t,X 100%,N,t,故障总数,N,d,正确检测到的故障数,D,Di,i,FDR,还可以用故障率来计算：,FDR,=,=,X100%,可测性设计指标定义,故障隔离率FIR：快速而准确地隔离每一个已检测到的故障的能力。指在规定的时间内，用规定的方法正确隔离到不大于规定的可更换单元数的故障数与同一时间内检测到的故障总数之比，以百分数表示。,FIR,N,L,/N,D,X 100%,N,L,在规定条件下用规定的方法正确隔离到小于等于,L,个可更换单元的故障数,N,D,在规定的条件下用规定的方法正确检测到的故障数,L,Li,D,D,FIR,也可以用故障率来计算：,FDR,=,=,X100%,可测性设计指标定义,故障检测时间,故障隔离时间,虚警率,DFT实现方法和技术,JTAG,比较法,存储器测试,BIST,DFT需求细化补充方法,D分析法,FMEA,可测性的方法和技术,端到端,概念和方案,开发,验证与发布,生命周期,DFT需求分析方法,经历法,D分析法,FMEA,DFT,验证与评估方法,FIT,测试,D,分析法,DFT,数据收集,可测性设计需求分析方法,问题提出,如果我们在某个产品设计了,n,个可测性设计需求：,可测性已经做完善了吗？需求是否覆盖了所有故障？,需求有没有重复的？是否有些需求根本没有必要提？,怎么样的测试顺序是高效的？,可测性的分析方法,可测性分析方法,经验法,FMEA,相关性矩阵,基于经历数据库的通用可测性分析方法：,美军标MIL-STD-2165给出了基于经历数据库根底上的产品可测性评估方法，用以评估产品的可测性是否完善。,FMEA分析：,FMEA等可靠性分析方法是可测性设,计的根底方法。,基于D矩阵的可测性分析方法：,这是目前业界在可测性的故障诊断定位需求分析方面比较通用、也是最主要的一种分析方法。这种方法面向的是故障检测、故障隔离分析。,经历分析法,D矩阵Dependency Matrix即相关性矩阵，反映故障集合与测试集合的相关性矩阵。,D,矩阵分析方法,建立D矩阵,D矩阵简化,检测点选取,隔离点选取,D,矩阵分析方法,步骤,D,矩阵分析方法,1,、选取初步的测试点和设定器件失效模式,建模分析,8,种失效模式，,8,个测试点,TP,Ui,T1,T2,T3,T4,T5,T6,T7,T8,U1 output,1,1,1,1,1,1,1,1,U2 output,0,1,0,1,0,0,1,1,U3 output,0,0,1,0,1,1,0,1,U4 output,0,0,0,1,0,0,1,1,U5 output,0,0,0,0,1,1,0,1,U6 output,0,0,0,0,1,1,0,1,U7 output,0,0,0,0,0,0,1,0,U8 output,0,0,0,0,0,0,0,1,检测权重,2,、建立,D,矩阵,1,，当,Tj,可测到,Ui,故障时填,1,，表示,Tj,与,Ui,相关,0,，当,Tj,不能测到,Ui,故障时填,0,，表示,Tj,与,Ui,不相关,依次完成所有的相关量填写，建立了,D,矩阵,TP,Ui,T1,T2,T3,T4,T5,T6,T7,T8,U1 output,1,1,1,1,1,1,1,1,U2 output,0,1,0,1,0,0,1,1,U3 output,0,0,1,0,1,1,0,1,U4 output,0,0,0,1,0,0,1,1,U5 output,0,0,0,0,1,1,0,1,U6 output,0,0,0,0,1,1,0,1,U7 output,0,0,0,0,0,0,1,0,U8 output,0,0,0,0,0,0,0,1,检测权重,3、进展简化预处理,记录并去掉对所有故障都没有检测效应的测试点(和为0的列)，即无效的测试点,合并相等的行向量检测效应等价的故障，即模糊组,合并相等的列向量检测效应等价的测试点,不能检测的故障(和为0的行)，应考虑增加相应检测点,TP,Ui,T1,T2,T3,T4,T5,、,6,T7,T8,U1 output,1,1,1,1,1,1,1,U2 output,0,1,0,1,0,1,1,U3 output,0,0,1,0,1,0,1,U4 output,0,0,0,1,0,1,1,U5,、,6 output,0,0,0,0,1,0,1,U7 output,0,0,0,0,0,1,0,U8 output,0,0,0,0,0,0,1,检测权重,简化后,简化前,D,矩阵分析方法,4、检测点选取对复杂系统原那么是先检测后隔离,计算检测权重，选取检测权重最高的作为优选检测点,去掉矩阵中该检测点对应的列及该检测点能检测到的所有故障对应的行,重复执行，直到选到检测点集合能检测所有故障,被选中的检测点构成检测点集合，T=Tx.Tz,如果所有的BIT都被选中了，但还有故障没有检测到，应考虑增加BIT。,得到测试点集合为：TdT8,T7,第,j,个测试点,Tj,的检测权重,WTj,aij,其中,aij,是,Tj,列对应的第,i,行的单元值,TP,Ui,T1,T2,T3,T4,T5,、,6,T7,T8,U1 output,1,1,1,1,1,1,1,U2 output,0,1,0,1,0,1,1,U3 output,0,0,1,0,1,0,1,U4 output,0,0,0,1,0,1,1,U5,、,6 output,0,0,0,0,1,0,1,U7 output,0,0,0,0,0,1,0,U8 output,0,0,0,0,0,0,1,检测权重,1,2,2,3,3,4,6,D,矩阵分析方法,TP,Ui,T7,T1,T2,T3,T4,T5,、,6,U1 output,1,1,1,1,1,1,U2 output,1,0,1,0,1,0,U4 output,1,0,0,0,1,0,U3 output,0,0,0,1,0,1,U5,、,6 output,0,0,0,0,0,1,U8 output,0,0,0,0,0,0,隔离权重,0,2,2,4,0,4,TP,Ui,T1,T2,T3,T4,T5,、,6,T7,T8,U1 output,1,1,1,1,1,1,1,U2 output,0,1,0,1,0,1,1,U3 output,0,0,1,0,1,0,1,U4 output,0,0,0,1,0,1,1,U5,、,6 output,0,0,0,0,1,0,1,U7 output,0,0,0,0,0,1,0,U8 output,0,0,0,0,0,0,1,隔离权重,5,8,8,9,9,9,0,5、隔离点选取,采用类似二分法进展隔离点选择，确定诊断树,首先前面检测点检测到故障时，利用检测点的信息就可以把表格信息二分成两局部。,为了简化课程说明，我们先只以T8为检测结果作为后面诊断的根底。,第,j,个测试点,Tj,的隔离权重,WTj,N0N1,其中,N0,是,Tj,列,0,的数量。,N1,是,Tj,列,1,的数量。,D,矩阵分析方法,TP,Ui,T7,T1,T2,T3,T4,T5,、,6,U1 output,1,1,1,1,1,1,U2 output,1,0,1,0,1,0,U4 output,1,0,0,0,1,0,U3 output,0,0,0,1,0,1,U5,、,6 output,0,0,0,0,0,1,U8 output,0,0,0,0,0,0,隔离权重,0,2,2,4,0,4,如果有测试点权重相等，那么可以考虑以下因素进展优选：,选择WTj最大的测试，即不同分表总权重最大的测试,优选可靠性高/本钱低/实现难度低.的测试,5、隔离点选取续,对两个子表分别按照所选隔离点二分,对得到的个子表分别计算诊断权重,依次完成所有隔离点的选取，确定诊断树,这里得到隔离点集合为：,Td,T8,T7,T3,T5,T2,D,矩阵分析方法,6,、计算指标,计算故障检测率：,FDR,8/8,100,故障检测率,(Fault Detection Rate,，,FDR),：在规定时间内用规定方法可正确检测到的故障数与被测单元发生的故障总数之比，用百分数表示。,检测点：,T7,、,T8,计算故障隔离率,FIR1,6/8,75,FIR2=2/8=25%,用规定的方法将检测到的主要故障正确隔离到不大于规定模糊度的故障数与检测到的故障数之比，用百分数表示。,隔离点：,T8,、,T7,、,T3,、,T5,、,T2,指标的准确性依赖于前面的故障失效分析的完备性和准确性,7、其他说明,不同的考虑策略，可以得到不同的诊断树。本例也有几种不同的诊断树，我们只是一种很简单的考虑。,如考虑到可靠性、费用、实现难度、时间等因素时，都会影响上述分析选择过程，包括整个分析诊断策略。,对于复杂性系统，实际分析往往需要分层分模块进展建模分析。建模的准确性是整个分析的根底。建模完成后，可以通过工具软件进展自动分析。,建模的正确性/故障分析的正确性需要在设计、验证、问题处理中根据反响信息进展不断优化。形成更加合理、准确、完善、可以共享的故障模式库/模型知识库。,器件失效模式库建库规那么,失效模式库建库的主要对象,对外接口,比方PCI总线接口故障、SPI接口故障、SMII接口故障；,根本功能,器件的根本功能；比方内存单元失效、SD539交换功能失效、NVRAM掉电保护功能失效。,根本性能,模拟器件的指标参数、器件的关键性能；比方插损过大、放大系数偏低、内存的线速访问性能。,失效库建库实例MV64360,D矩阵分析方法器件失效模式库建库规那么,序号,失效模式描述,简要描述（功能、引脚介绍）,覆盖条件,1,CPU,接口故障,与,CPU,之间的接口，主要包括数据线、地址线和各种控制信号,通过该接口访问了该芯片寄存器或内部,RAM,（仅访问，但未进行数据校验），则认为间接覆盖了该接口；,通过该接口按照,存储器测试规范,进行了该芯片内部,RAM,或外接,DDR RAM,的数据线、地址线测试，则认为直接覆盖了该接口。,2,DDR,接口故障,与,DDR SDRAM,之间的接口，主要包括数据线、地址线和各种控制信号,通过该接口访问了该芯片外接,DDR SDRAM,（仅访问，但未进行数据校验），则认为间接覆盖了该接口；,通过该接口按照,存储器测试规范,进行了该芯片外接,DDR SDRAM,的数据线、地址线测试，则认为直接覆盖了该接口。,3,Device,接口故障,与外接设备之间的接口，主要包括数据线（与地址线复用）和各种控制信号,通过该接口访问了该接口外接的设备（如：,BOOTROM,，仅访问，但未进行数据校验），则认为间接覆盖了该接口；,通过该接口按照,存储器测试规范,进行了该芯片外接设备（如：,FLASH,）的数据线、地址线测试，则认为直接覆盖了该接口。,4,32/64-bit PCI-X(0),接口故障,与外接,PCI,设备之间的接口,0,，主要包括标准,PCI,总线信号,通过该接口访问了该,PCI,总线外接的设备（仅访问，但未进行数据校验），则认为间接覆盖了该接口；,通过该接口传送了专用测试数据（如：走步,1,数据、走步,0,数据、,0 x55,、,0 xAA,等），并校验，则认为直接覆盖了该接口。,5,32/64-bit PCI-X(1),接口故障,与外接,PCI,设备之间的接口,1,，主要包括标准,PCI,总线信号,同上,6,GbE MAC(0),接口故障,与外接以太网,PHY,芯片之间的接口,0,，主要包括发送、接收及各种控制信号,通过该接口传送了数据（仅传送，但未进行数据校验），则认为间接覆盖了该接口；,通过该接口进行了其外接,PHY,芯片内部环回测试或外部环回测试（传送专用测试数据并校验），则认为直接覆盖了该接口。,7,GbE MAC(1),接口故障,与外接以太网,PHY,芯片之间的接口,1,，主要包括发送、接收及各种控制信号,同上,8,GbE MAC(2),接口故障,与外接以太网,PHY,芯片之间的接口,2,，主要包括发送、接收及各种控制信号,同上,D矩阵分析方法器件失效模式库建库规那么,9,MPSC/UART(0),接口故障,多协议串行控制器接口,0,，主要包括,16,个,I/O,引脚,通过该接口传送了数据（仅传送，但未进行数据校验），则认为间接覆盖了该接口；,通过该接口进行了该接口内部环回测试和外部环回测试（传送专用测试数据并校验），则认为直接覆盖了该接口。,10,MPSC/UART(1),接口故障,多协议串行控制器接口,1,，主要包括,16,个,I/O,引脚,同上,11,TWSI,接口故障,两线串行接口，主要包括串行数据（,SDA,）和串行时钟（,SCK,）信号,通过该接口传送了数据（仅传送，但未进行数据校验），则认为覆盖了该接口；,通过该接口进行了其外挂设备（如：,EEPROM,）的测试（传送专用测试数据并校验），则认为直接覆盖了该接口。,12,JTAG,接口故障,JTAG,接口，主要包括,JTAG TAP,口,5,个信号,通过该接口进行了该芯片所在,JTAG,链基础测试或通过该接口加载了连接在该芯片上的,FLASH,芯片，则认为覆盖了该接口。,13,内部,SRAM,功能失效,主要包括,2M bit,内部,SRAM,，可作缓存或存放描述表等,访问了该芯片内部,SRAM,（仅访问，但未进行数据校验），则认为间接覆盖了该功能；,按照,存储器测试规范,进行了芯片内部,SRAM,数据线、地址线和存储单元测试，则认为直接覆盖了该功能。,14,内部,IDMA,引擎功能失效,主要包括,4,个内部,IDMA,引擎，可在设备之间进行,IDMA,操作,从一个设备（如：,PCI,设备）中采用,IDMA,操作，搬移大块的数据到另一个设备（如：,DDR RAM,）（仅传送，但未进行数据校验），则认为间接覆盖了该功能；,从一个设备（如：,PCI,设备）中采用,IDMA,操作，搬移大块的专用测试数据到另一个设备（如：,DDR RAM,），并对搬移的数据进行校验，则认为直接覆盖了该功能。,D矩阵分析方法器件失效模式库建库规那么,D,矩阵分析方法,D分析可测性建模分析的工作流程和步骤总结：,（建立,D,矩阵）,（,D,矩阵简化）,检测点选取,隔离点选取,内容,可测性概念简介,可测性的开发活动介绍及指南,可测性设计的方法和技术,可测性分析方法,故障检测常见技术,几种专项可测性实现技术,可测性系统设计,可测性实现中的常见问题和本卷须知,业界友商可测性实例,总结及问题讨论,故障检测常用技术,故障检测的方法很多，分类也不尽一样。参考按照HA forum的分类，故障检测技术主要有：,取值范围阈值检测法,比较法/表决法,数据完整性检测,时基检测法,BIST硬件、软件,JTAG,每种故障检测的方法都有其优缺点，在一个给定的应用中，必须针对给定的系统，在故障检测覆盖率、本钱、性能之间取得一个平衡,取值范围阈值检测法,在大多数应用中，一个操作的结果必须落在一个确定的范围内。通过对这些边界条件的测试，可以检验一个数据是否与期望的一样。,典型的是温度、电压等环境参量的故障检测,电压直接检测,过压、低压,欠压检测,比较法,常见的是在冗余系统中，主备系统的输出结果进展比较，如果两个系统的结果不一致那么就可以检测到故障。这种概念也称之为“投票表决。比较法可以在任何系统级别进展。,常见的是二模冗余法采用二个一样的副本，当出现故障时，二个副本不再一样，只要简单做个比较就可以检测出故障。如主备单元。,一种特殊情况就是通过和预先写入的副本进展比较检测故障，常见的是特定空间写入回读进展比较。,数据一致性检测,典型的是,Parity,、,checksum,、,CRC,和,ECC,。由于通信系统中存储芯片数量众多，以及数据的重要性，此类方法在通信产品中十分广泛的使用：,典型的是存储器检测。,典型应用举例,BOOTROM,、,FLASH,的,CRC,校验。,偶校验结果生成电路：,奇校验是在偶校验异或后面再增加一个非门,如果背板有,5,根,ID,线，,ID0-ID4,，增加一位校验位,ID5,，背板上共有,6,根,ID,线，我们要采用,奇校验还是偶校验？,遵循如下原那么：,如果背板ID为偶数个，校验位采用奇校验，如果背板ID为奇数个，校验位采用偶校验。,如：ATCA的背板有9个ID线，ID0-ID7为单板ID，ID8为校验位，采用了偶校验，防止ID为全0或全1的错误,时基检测法,如果规定的时间内，规定的事件没有发生，那么认为是发生了故障。时基检测法可以说是故障检测方法中最简单的一种。,看门狗。,心跳检测heartbeating。验证软件模块或硬件单元是否正常工作的常用方法，采用某些类型、以一个预先设定的频率执行握手消息的方式实现。,心跳检测可以检测到故障但定位故障能力不是很好，不易确定具体的故障位置,故障检测常用技术,5,硬件BIST鼓励源测试控制器响应分析,通常要增加额外的硬件资源。,软件自测试通过执行针对硬件的检测程序完成。,对硬件资源需求很少。,测试效率相对较低。,测试程序需要为不同的具体电路进展具体设计。,复杂单板举例,NP,微码执行的,BIST,TCAM,测试；,NP,外围各种,RAM,测试,板内流量测试,CPU,系统的,BIST,自检,控制通道,BIST,例行检测,主控配合完成的,BIST,控制通道测试；,系统,JTAG,逻辑和,ASIC,的,BIST,逻辑外围存储器测试,逻辑流量,BIST,时钟测试,各级环回,JTAG：联合测试行动小组,Joint Test Action Group,边界扫描Boundary Scan系列标准,“Bed of Nails Fixture,Big Tester,JTAG,技术,JTAG,原理,在芯片的输入输出引脚与功能单元之间即芯片的边界区域增加边界扫描单元BC和相关的控制电路TAP控制口，通过TAP控制口对BC进展控制完成边界扫描功能。通过TAP控制口可以对扫描链路上的任意一个BC进展置位和采样。,这样，每一个有BC单元的引脚相当于内置了一个虚拟探针就可以进展非接触式的测试了,支持研发、生产、现场及维修业务中的测试、维护与诊断：,链路自检,芯片互连测试,连接器测试,PLD,编程,Flash,编程,存储器测试,逻辑簇测试,。,边界扫描技术能干什么？,JTAG,应用,单板,JTAG,的一条链设计？,？,系统,JTAG,板内互连测试,板间互连测试,软件加载,开局现场的测试、故障定位,故障单板现场数据采集,远程测试、诊断和加载,单板,JTAG,链设计流程,故障检测常用技术一览,检测方法,检测方法优缺点,内存,ECC,纠错码法,*有商业化,ECC,存储器芯片，对存储器的故障覆盖率高，可以自动纠错。国外的电信设备制造商几乎均采用海明纠错码法。,*但比常用的存储器贵，许多,NV RAM,等没有提供,ECC,功能,CPU,心跳检测法,*非常简单，容易实现。公司主备方案广泛采用。*但故障覆盖率太低,其他方法,二模冗余法、三模屏蔽法等,.,故障覆盖率高,总线,Watchdog,法,可以检测到总线操作超时、总线死锁类故障。实现非常简单，容易实现。但不能检测到数据总线，地址总线，总线传输过程中发生的故障。,奇偶校验法,*非常简单，容易实现。可以检测到数据总线、地址总线上某些位的传输故障。,*对数据总线、地址总线的传输故障检测覆盖率很低。不能进行自动纠错,其他方法,N,中取,M,码法、纠错（,ECC,）码法等,关键功能模块检测,二模冗余法,故障覆盖率较高，检测速度快；但硬件成本加倍，无法检测共模故障,BIT,内建测试法,许多功能复杂的电路芯片，本身就在电路内部内建有该芯片的故障检测电路，可以通过其,BIT,测试电路进行测试。,JTAG,边界扫描法,边界扫描法是数字电路、硬件电路板、硬件系统故障检测使用最为广泛的方法之一。有关边界扫描法的详细信息请参阅公司相关技术规范。,环回测试法,对各种线路接口类硬件设备，最常用的故障检测方法是回路测试法。,内容,可测性概念简介,可测性的开发活动介绍及指南,可测性设计的方法和技术,可测性分析方法,故障检测常见技术,几种专项可测性实现技术,可测性系统设计,可测性实现中的常见问题和本卷须知,业界友商可测性实例,总结及问题讨论,几种专项可测性实现技术介绍,上电自检技术,电子标签,存储器测试技术,老化中测试技术,时钟测试技术,环回测试技术,通过设备上电自检，可以尽早发现设备的软件或者硬件上的问题，及时通知用户设备故障，阻止设备“带病运行，设备自检也能够为设备故障诊断提供指导。,单板上电自检测试是单板的一个重要特性，同时也是比较容易被用户关注的一个产品特性,上电自检根本分为两种模式：,正常启动模式：指单板按一般正常流程启动，是一种比较快速的启动模式，在这种模式下，为节省启动时间，一般做很少测试工程，同时测试方法也相对简单。,诊断测试模式老化测试模式：单板上电启动进入的一种测试模式，测试工程相对正常启动模式较多，测试方法也相对完备，根本测试覆盖主要的硬件器件功能。主要运用于现场安装调试、生产测试、维修测试和某些情况下的现场诊断问题定位，同时对单板开发调试也有帮助。,关注点：,测试模式,测试内容,测试方法,自检结果的存储和上报方式,上电自检的意义：,上电自检技术,单板电子标签：,单板的电子身份证，可在单板全生命周期追溯。,电子标签,直流参数测试DC Parameter Testing,交流参数测试AC Parameter Testing,功能测试 Functional Testing,1、只读存储器测试如ROM测试,数据校验测试：校验,2、可读写存储器测试如RAM测试,外围互连测试：检测数据线、地址线的外部互连故障,内部单元测试：检测读写、译码、存储等内部功能故障,功能测试又可分为：,存储器测试,固定逻辑故障Stuck-at fault,固定开路故障Stuck-open fault,桥接短路故障Short fault,外围互连测试：根本算法,走步1算法Walk-1,走步0算法Walk-0,改进记数序列算法,存储器测试,1、存储单元阵列中的故障,固定逻辑故障Stuck-at fault,固定开路故障Stuck-open fault,状态转换故障Transition fault,数据保持故障Data-maintaining fault,状态耦合故障Coupling fault,多重写入故障multiple access fault,2、地址译码电路中的故障：,没选中任一存储单元。,选中被选单元，并选中了其他单元。,3、读写逻辑中的故障,输入、输出导线中一位或多位固定逻辑故障。,缓冲器或锁存器中一位或多位固定开路故障。,缓冲器或锁存器中任意两位之间的状态耦合故障。,扫描图形法,棋盘图形法,MATS,算法,跨步图形法,九步算法,扩展九步算法,十三步算法,March C,算法,March C-/March1,算法,Col_March1,算法,增量法,补偿增量法,单元测试算法,存储器测试,老化,FT2,做全部,测试工作,FT1/ICT,老化中,进行测试,FT2,读取,测试结果,FT1/ICT,设置标识,老化中测试,频率,精度,占空比,抖动,时钟测试常见故障模式,时钟丧失,时钟频率偏移,时钟幅度故障,时钟占空比故障,锁相环故障,DDS故障,锁相,有无,时钟测试技术,环回测试技术概述,环回测试是功能测试中最常见的一种测试手段，它的根本思想是在业务通道上构建一个环回路径，由数据源按一定要求构造业务数据，业务数据通过环回路径返回数据源方向，由数据接收端与数据源同侧接收业务数据并按照一定的协议进展验证，从而判断整个业务环回路径上各个业务处理单元功能是否正常。,环回测试技术,Local环回主要用于内部数据源的发送和接收比较，进展故障定位和隔离。,Remote环回主要用于外部数据源的发送和接收比较，进展故障定位和隔离。,外部环回一般需要制作专用的电缆或飞线实现，通过内部数据源进展发送和比较，可以对于单板的整个E1链路进展故障定位和隔离。,环回测试技术,内容,可测性概念简介,可测性的开发活动介绍及指南,可测性设计的方法和技术,可测性分析方法,故障检测常见技术,几种专项可测性实现技术,可测性系统设计,总结及问题讨论,可测性系统设计,分层递归架构,每一层次都必须要好的可测性设计，才能实现真正完善易用的可测性功能。,必须系统性设计需求分层分配，综合权衡，才能真正支撑应用，取得最正确设计效果，防止过设计、漏设计。忽略任何一层都会造成不能用，不好用，没有上层就无法应用，没有下层缺乏支撑，实际没有实现，各层别离实现，导致各自为政，重复设计、或者相互之间设计偏了，牛头不对马嘴，我要这样，你做成那样。,上层,下层,分解分配,设计支撑,下层,分解分配,设计支撑,配合,C,B,B,层,API,层,注册管理层,DOPRA,命令行接口,应用程序,API,函数接口,API1,API2,CBB,族,1,CBB2,CBB1,CBBn,驱动适配层,API3,APIn,CBB,族,2,CBB2,CBB1,CBBn,CBB,族,N,CBB2,CBB1,CBBn,OS,适配层,X,产品驱动,X,产品,OS,可测试性系统设计,可测性系统设计,可测性技术总体构架,Hardware based BIST,Software based BIST,层次化设计方法,BSCAN,DFT,需求规,格,故障模式分析,DFT,（,BIST,）调用接口或者驱动程序接口,O&M,DFT Modeling,DFT Benchmark,DFTBIST CBB,模块,DFT,（,BIST,）软硬件平台，开发设计工具,DFT,（,BIST,）系列规范,可测性的实施会对,O&M,提供强大支撑！,友商可测性实例,E,公司的,DFT,架构,友商可测性实例,C,公司,友商可测性实例,I,公司,友商可测性实例,S,公司,发件人:xxxx,收件人:xxxx,主题:重要：可效劳性和可维护性的设计。根本功能的实现只完成了工作的1/3，还有2/3的可效劳/可维护工作需要我们去完善。根据XXXX产品底层工程的经历，没有可维护性时，一个接口卡的驱动代码是4K左右，加了可维护性后，代码总量是12K。而且调试和稳定时间大大缩短。,“关于可效劳性、可维护性问题，这方面我们认识可能缺乏。不仅在意识上而且在组织上都需要改进。前段时间了解西门子的开发模式，发现他们的基站软件共700k左右，其中