本科数电期末总复习.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,期末总复习,电子信息工程学院：杨君玲,2010.5.27,测控普08级（09-10-2学期）,数字电子技术知识结构,数字逻辑基础,数制、码制,逻辑代数,基本逻辑电路,门电路,触发器,数字逻辑电路,组合逻辑电路,（,门电路）,小规模,中规模（,编码器、译码器、数据选择器、算术运算电路,）,大规模（,PLD,）,时序逻辑电路,（,触发器,+,门电路）,小规模、,中规模（,寄存器、计数器,）,大规模（,PLD,）,脉冲波形的变换与产生,存储器,数模和模数转换,1,数字逻辑基础,1,、基本概念和基础知识,模拟信号与数字信号,在时间和取值上连续变化的信号是模拟信号，而数字信号在时间和取值上则是离散的。数字信号是脉冲信号，它只需用高电平和低电平来表示。,数字信号的描述方法：,0,或,1,；,数字系统,凡是包含控制器且能按顺序进行操作的系统，不论规模大小，一律称为数字系统。不含控制器只能算是一个子系统部件，不能叫做一个独立的数字系统。,数制与码制,数制,(B/O/D/H),码制,(8421BCD),数制与码制的之间的相互转换,余,3,码和格雷码的定义、特点,余,3,码：,=8421BCD+“0011”,格雷码：是一种无权码，它具有相邻性，即两个相邻代码之间仅有,1,位取值不同，因而常用于模拟量转换成用连续二进制数序列表示数字量的系统中。,1,数字逻辑基础,1,、基本概念和基础知识,基本逻辑运算（与、或、非）、异或等,逻辑函数的表示方法：,逻辑函数表达式、真值表、波形图、逻辑图、卡诺图等。（其中真值表和卡诺图具有唯一性。）,逻辑代数,逻辑代数的基本定律（,P40,表,2.1.1,）和基本规则（,P41,即带入规则、反演规则、对偶规则。）,最小项的定义及其性质（,P46 2.2.1,节，,2.2.2,节）、逻辑相邻最小项的定义,逻辑函数的证明和化简,（代数法、卡诺图法）,2,基本逻辑电路,门电路,TTL,逻辑门电路,三极管,三极管（符号,?,）：,双极型流控型器件。输入端取电流。电路的功耗大。,三极管工作状态：截止、放大、饱和。数字电路是三极管工作在开关状态下（即截止和饱和），放大状态是模拟电子线路研究问题。,一个理想开关元件,在接通状态时,接通电阻（即,ce,之间的电阻）为,0 ,在断开状态下,其电阻（即,ce,之间的电阻）为无穷大，断开与接通之间的转换时间为,0,。,TTL,逻辑门电路电平标称值：,高电平,V,H,3.6V,；低电平,V,L,0.3V,；,电源电压,V,CC,+5V,；阈值电压,V,TH,1.4V,。,TTL,逻辑门电路,、,TTL,门电路的输入负载特性和输出特性。,输入负载特性：输入大电阻（,3K,），,相当于接入高电平。悬空就相当于接高电平。此时用万用表测得大概值应为,1.4V,。,输出带负载特性：,TTL,与非门带负载后,负载电流的流向有两种情况,一种是从外电路流入与非门,称为,灌,负载,;,另一种是从与非门流向外电路,称为,拉,负载,其中,TTL,与非门带,灌,负载的能力较强。,、,OC,门电路（逻辑符号,?,）,TTL,门电路不能直接线与，,OC,门电路（也称,集电极开路门电路,）可以把多个输入端直接并联使用，实现,“线与”,逻辑功能。,、三态门（逻辑符号,?,）,输出高电平、低电平、高阻态。三态门输出端可以直接线与，但同一时刻各三态门的使能端只能有一个有效。因此,可用作多路数据分时,传送。,2,基本逻辑电路,门电路,COMS,逻辑门电路,场效应管,场效应管（符号,?,）：单极型压控型器件。输入端不取电流。电路的功耗小。,场效应管工作状态？：数字电路是三极管工作在开关状态下。,OD,门电路（逻辑符号,?,）,三态门（逻辑符号,?,）,:,CMOS,传输门（逻辑符号,?,）：,CMOS,传输门不但可以传送,数字,信号，还可以传送,模拟,信号。,门电路的输入特性,2,基本逻辑电路,门电路,、门电路多余输入端的处理措施（对于,TTL,和,CMOS,是不同的）,（,1,）与非门及与门,+VCC ,与另一输入端并联 悬空,(,接大电阻,),如图,A(a,),所示,（,2,）或非门及或门,GND ,接另一输入端,如图,B,（,b,）,所示。,(3),不能悬空 必须接相应,+VCC,或,GND ,不与使用的输入端并联使用,TTL,COMS,图,A TTL,与非门多余输入端的处理 图,B TTL,或非门多余输入端的处理,题型：填空、选择、判断,3,触发器,触发器的特性方程,根据触发器的驱动方程和特性方程，会写出触发器的状态方程，并进行简单的分析和画波形图。,触发器具有记忆的功能，是最简单的时序逻辑电路器件。,触发器之间的相互转换。,3,触发器,触发器分类,从结构上分为：基本触发器、同步（时钟）触发器、主从触发器、边沿触发器；,从功能上分为：,RS,触发器、,JK,触发器、,D,触发器、,T,触发器、,T,触发器。,对于基本,RS,触发器要分析原理（用与非门、或非门组成）。,触发器的特点,触发器有,2,个稳态（即,0,态和,1,态），它可记录,1,位二进制码。若存储一个字节的二进制信息，需要,8,个触发器。,题型：填空、选择、判断、简答,2,组合逻辑电路,知识要点,1,数字电路特点及分类：,特点：电路的输出只取决于输入，与电路原状态无关。电路无记忆功能，由门电路组成。,分类,按逻辑功能分为：组合逻辑电路，时序逻辑电路。它们的特点各是什么？,按集成器件分：,TTL,、,CMOS,按集成度分：小规模、中规模、大规模、超大规模,2,小规模逻辑电路：,门电路组成的逻辑电路分析与设计。,3,中规模逻辑电路：,典型器件及型号：,编码器、译码器、数据分配器、,数据选择器,、加法器（半加器、全加器）、减法器（全减器、半减器）、数值比较器。,理解组合逻辑电路的各器件的逻辑功能表和逻辑图。,中规模逻辑电路的分析与设计。,组合逻辑电路,3,中规模逻辑电路：,编码器,编码器的功能？,二进制编码：,2,n,n,二,十进制编码：,10,4,优先编码器。,译码器：,译码器的功能？,二进制译码：,n,2,n,（,重点芯片：,74LS138,）,二,十进制译码：,410,七段显示译码器：输入,4,位数据，输出,7,段,abcdefg,会用,138,译码器分析或设计逻辑电路,数据分配器,输入输出是,一对多,的关系。,译码器的使能端作为分配器的地址输入端。,组合逻辑电路（续）,3,中规模逻辑电路：,数据选择器：,数据输入输出是,多对一,的关系。,有地址输入端。若数据输入,2,n,个，对应的地址输入端为,n,个。,会用数据选择器分析或设计给顶要求逻辑功能的逻辑电路。,加法器：,半加器：不考虑低位向高位的进位信号。,全加器：考虑低位向高位的进位信号。写出真值表。逻辑符号。,超前进位加法器比串行进位加法器快。,减法器,半减器：不考虑低位向高位的进位信号。,全减器：考虑低位向高位的进位信号。写出真值表。,数值比较器,比较的方法。一位数值比较器的表达式。,4,组合逻辑电路的分析,（,1,）,SSI,（,小规模集成电路）的分析：即给定门电路组成的逻辑图，分析该逻辑图的逻辑功能。,（,2,）,MSI,（,中规模集成电路）的分析：给出组合逻辑电路的中规模器件（即上述中的一种）和常用逻辑门电路组成的逻辑图，分析其逻辑功能。,（,3,）根据,PLA,画出的逻辑电路图分析其功能。,5,组合逻辑电路的设计,（,1,）,SSI,的设计：根据所描述要求，用门电路实现该逻辑功能；,（,2,）,MSI,的设计：根据所描述要求，用译码器、数据选择器等器件设计该逻辑功能；（用,138,译码器和数据选择器实现某一逻辑函数。）,（,3,）用,PLD,设计组合逻辑电路：根据所描述要求，用,PLA,或,PAL,实现该逻辑功能。（参见书,P177 4.5.2,节）,6,组合逻辑电路中的竞争冒险,组合逻辑电路中的竞争冒险的消除方法有,发现并消掉互补变量,、,增加乘积项和输出端并联电容等方法。,当与非门输入信号的同时发生变化时，可能产生,竞争冒险现象。,组合逻辑电路（续）,7,大规模逻辑电路,组合可编程逻辑器件。,PLD,的结构（与或阵列）,分类：,PROM,、,PLA,、,PAL,PROM,（,可编程只读存储器）：与阵列固定，或阵列可编程；,PLA,（,可编程逻辑阵列）：与阵列和或阵列都可编程；还包括触发器组。,PAL,（,可编程阵列逻辑）：与阵列可编程，或阵列固定；,GAL,（,通用阵列逻辑）：有与阵列或阵列，还有输出逻辑宏单元（,OLMC,）。,CPLD,（,复杂可编程逻辑器件）,FPGA,（,现场可编程逻辑门阵列）,组合逻辑电路的,PLD,实现（,P177.,例,4.5.1,）,组合逻辑电路（续）,题型：填空、选择、判断、简答、分析、设计,3,时序逻辑电路,知识要点,1,时序逻辑电路和组合逻辑电路的定义。,时序逻辑电路在结构上包含组合逻辑电路和,存储电路,两部分。,时序逻辑电路从触发方式可以分为同步时序逻辑电路和异步时序逻辑电路，主要是根据电路所接,CP,脉冲来分的。,2,时序逻辑电路有哪些典型器件？它们的型号有哪些。,时序逻辑电路的典型器件（锁存器、寄存器、移位寄存器、,计数器,、环形计数器、扭环形计数器,）,（,1,）寄存器：只能暂存数码，不能移位。,n,位寄存器需要,n,个触发器构成。,（,2,）移位寄存器：可以暂存数码，也可以移位，并且还可以进行数据的串并转换。,n,位移位寄存器需要,n,个触发器构成。典型器件,194,。会分析,194,电路接成的任意电路的逻辑功能。会用移位寄存器设计电路。,时序逻辑电路（续）,（,3,）计数器：,计脉冲的个数。,n,个触发器最多可以组成,2,n,进制的计数器。给定电路会分析该电路是多少进制的计数器。会用给定中规模计数器采用反馈清零法或反馈置数法设计任意进制计数器。典型器件,161,。,有效状态、无效状态、自启动等概念。,（,4,）环形计数器：,n,个触发器构成的环形计数器有效状态,n,个，无效状态,2,n,-n,个。状态图？,（,5,）扭环形计数器,：,n,个触发器构成的环形计数器有效状态,2n,个，无效状态,2,n,-2n,个。状态图？,3,时序逻辑电路的分析,（,SSI,和,MSI,的分析）,4,中规模集成计数器的设计（,MSI,）,反馈，级联反馈,5,同步时序逻辑电路的设计（了解）,题型：填空、选择、判断、简答、分析、设计,4,存储器,CPLD/FPGA,知识要点,1 ROM,ROM,的 分类：,PROM,、,EPROM,、,E,2,PROM,。它们各自的特点，它们之间相同和 不同点？,ROM,的字线、位线、存储容量的计算；,ROM,是一种固定存储器，它能长期存放固定的数据，工作时只能读出而不能写入，断电数据不丢失,。数据写入是在工作前写入。,2 RAM,RAM,用于数据的暂存，可随时对它进行读写工作，一旦断电，数据立即丢失。工作过程中可随时写入和读出数据。,RAM,的扩展（包括字扩展和位扩展）。,3,可编程逻辑器件,PLD,可编程逻辑器件,PLD,是用户通过对器件的编程来确定其器件内部的逻辑结构，从而实现所需要的逻辑功能。它们的编程设计均需要借助于计算机来完成。对于我们介绍的几种器件（,PROM,、,PLA,、,PAL,和,GAL,）还需要借助于专用编程器来完成。,CPLD,（复杂可编程逻辑器件）,FPGA,（现场可编程逻辑门阵列）,题型：选择、填空、判断、简述、,4,试述,PROM,、,EPROM,和,E,2,PROM,的特点,说明他们的相同点和不同点。,答：共同之处：,（,1,）均为可以编程的只读存储器；,（,2,）属于非易失性元件，即掉电之后，所存储的信息不丢失；,（,3,）利用了浮栅编程技术；,（,4,）芯片为有限次写入。,不同之处：,（,1,）,PROM,为一次编程器件；,EPROM,为电编程、紫外线擦除器件、,E,2,PROM,是电编程、电擦写器件；,（,2,）,PROM,编程元件为熔丝或者是,PLICE,介质；,EPROM,是用,SIMOS,浮栅作为编程元件；,E,2,PROM,是用,FLOTOX,浮栅作为编程元件。,5,脉冲波形的变换与产生,知识要点,单稳态电路：,特点：,1,、只有一个稳态,2,、当触发信号到来时，从稳态暂稳态,3,、可从暂稳态自动地回到稳态（其中暂稳态地维持时间取决于外接电路的参数）,应用：用于定时（产生一定宽度的脉冲）、,整形（把不规则的波形转换成等宽、等幅的脉冲）、,延时（将输入信号延迟一定的时间之后输出）等。,分类：,可重复触发的单稳态电路、不可重复触发的单稳态电路,多谐振荡器：,（,是一种自激振荡电路，脉冲产生电路）,特点：,1,、电路没有稳态，只有两个暂稳态,2,、可以从一个暂稳态自动地向另一个暂稳态过渡,3,、没有外加任何输入信号，在输出端能观察到一个幅值、频率的波形,作用：脉冲产生电路,R,1,R,2,施密特触发器：,特点,：,1,、有两个稳态（广义上说也是双稳态触发器）,2,、属于电平触发，对于缓慢变化的信号仍然适用，当输入信号到某一定电压值时，输出电压会产生突变。,3,、输入信号增加和减少时，电路有不同的阈值电压，其传输特性为：,作用：脉冲波形变换电路,u,i,u,o,u,T,+,u,T,-,施密特触发器具有滞回特性，其回差电压大小值的计算？回差电压的大小对电路中抗干扰能力有影响。一般来说，适当的增加回差电压，可提高电路的抗干扰能力。,555,定时器：,可以接成以上,3,种中的任一种。,1,、,（,用,555,定时器组成施密特触发器）：,书,P416,图,8.4.2,（,b,）,图,8.4.5,；,2,、,（,用,555,定时器组成单稳态触发器）：,书,P418,图,8.4.4,图,8.4.5,，公式,8.4.1,；,3,、（用,555,定时器组成多谐振荡器）：,P422,图,8.4.8,。,对于各种电路接法和参数计算以及相对应的输出波形都要求熟练掌握。,题型：填空、选择、判断、分析计算、波形分析,6 A/D,、,D/A,转换器,知识要点,1 D/A,转换器：,（,1,）功能：,将时间和幅值都离散的数字量，转换为时间和幅值都连续的模拟量的电路。,（,2,）,权电阻求和网络的主要缺点是：使用电阻的阻值种类多,变换精度差。,（,3,）,D/A,转换器的主要技术指标,分辨率：定义,也,可以用输入数字量的位数表示,D/A,转换器的分辨率。输入数字量的位数越多，分辨率越高。,D/A,转换器的转换单极性转换公式,2 A/D,转换器,（,1,）功能：将时间和幅值都连续的模拟量，转换为时间、幅值都离散的数字量的电路。,（,2,）过程：,（,3,）取样定理：,（,4,）逐次逼近型的,A/D,转换器和双积分型的,A/D,转换器的区别（,P447,）。,（,5,）,A/D,转换器的主要技术指标,分辨率,：（,P456,）,输出位数越多，量化单位越小，分辨率越高，其精度也越高。,转换时间：,（,P456,）,并行比较,A/D,转换器的转换速度最高，逐次比较型,A/D,转换器次之，间接,A/D,转换器（,双积分型的,A/D,转换器,）的速度最慢。,A,取样,保持,量化,编码,D,6 A/D,、,D/A,转换器（续）,复习过程中注意,知识要点,的理解和应用。,祝大家期末考出理想的成绩！,完,