面向大规模智算集群场景光互连技术白皮书（2025年）.docx

面向大规模智算集群场景 光互连技术白皮书
（2025年）

发布单位： 中国移动
编制单位： 中移智库、中国移动通信研究院、中国移动云能力中心、中国移动设计院

前 言

当前，智算集群已成为支撑人工智能大模型训练、自动驾驶算法 迭代等前沿领域的核心基础设施，并以惊人的速度从万卡向十万卡级 规模演进。随着单节点算力突破每秒百亿亿次，这类超大规模集群的 极致计算能力对互连链路带宽、延迟和功耗提出了极其严苛的要求。 传统基于铜介质的电互连方案，正面临 “ 带宽墙”、“延迟墙”及 “功耗墙”等三重严峻挑战：单通道速率难以突破400Gbps，传输延 迟高达数微秒，单机架互连功耗占比更是超过40%，这一系列瓶颈已 成为制约超大规模智算集群算力释放的核心障碍。
相较于传统可插拔光模块等设备级光互连技术，芯片级光互连正 在开辟全新的技术路径和产业赛道。它通过先进封装将光引擎与电芯 片合封在一起，把电信号的传输距离从米级大幅压缩至毫米级，从而 改写了物理层互连架构，实现50%以上的系统能效提升。由此构建的 “芯片—设备—集群”一贯式全光互连架构，已被业界广泛认定为下 一代智算基础设施的关键技术。
本白皮书系统性剖析芯片级光互连技术的核心原理和架构设计， 深入探讨光源、调制器等关键器件的技术发展路径。同时，全面梳理 芯片级光互连在国内外的产业现状，客观研判未来演进趋势和技术挑 战。期望通过产学研用多方协作，加速芯片级光互连技术从实验室原 型走向规模化商用落地，推动我国智算基础设施在硬件架构层面实现 跨越式升级，为数字经济的高质量发展筑牢坚实的算力基石。

II
面向大规模智算集群场景光互连技术白皮书 (2025)
编写说明

牵头编写单位：
中国移动通信集团有限公司

联合编写单位（排名不分先后，按汉语拼音排序）：

北京凌云光通信技术有限责任公司
烽火通信科技股份有限公司
飞腾信息技术有限公司
光本位智能科技（上海）有限公司
华为技术有限公司
昆仑芯（北京）科技有限公司
沐曦集成电路（上海）股份有限公司
摩尔线程智能科技（北京）有限责任公司
锐捷网络股份有限公司
上海曦智科技有限公司
上海图灵智算量子科技有限公司
苏州盛科通信股份有限公司
苏州奇点光子智能科技有限公司
无锡芯光互连技术研究院有限公司
新华三技术有限公司
中兴通讯股份有限公司

III
目 录

前 言 II

1. 下一代智算集群提出近乎严苛的互连需求 1

1.1. 大模型的巨量迭代引发智算集群架构变革 1

1.2. 大规模智算集群呼唤“光进电退”技术 2

2. 极致化需求驱动光互连技术革新 8

2.1. 业界存在两大类光互连技术 8
2.1.1. 设备级光互连：光交换机的演进与应用 9
2.1.2. 设备级光互连：可插拔光模块的演进与应用 10
2.1.3. 芯片级光互连：从近封装到光学I/O 11
2.1.4. 新型光互连技术具备巨大潜力 15

2.2. 芯片级光互连三大技术路线场景互补 16
2.2.1. 芯片级光互连技术的组成原理 16
2.2.2. 三大技术路线并驾齐驱，硅光或成未来主流 19

3. 前瞻性芯片级光互连生态迎来关键窗口期 23

3.1. 国际产业由巨头牵引率先打通产业链 23

3.2. 国内处于从研究向应用转化的起步阶段 28

4. 规模化应用需跨越技术和产业的双重挑战 35

5. 呼吁产学研擘画一贯式全光互连产业蓝图 41

缩略语列表 43

参考文献 47

IV
面向大规模智算集群场景光互连技术白皮书 (2025)

1. 下一代智算集群提出近乎严苛的互连需求

1.1. 大模型的巨量迭代引发智算集群架构变革

实现通用人工智能（AGI, Artificial General Intelligent） 已成 为大模型未来发展方向的广泛共识。大模型技术总体仍遵循扩展法则 （Scaling Law ），参数已迈向万亿甚至十万亿规模，对智能算力的需 求呈现爆炸式增长。如下图所示，模型参数规模的增长速度约每两年 400倍，其算法结构在原有Transformer的基础上，引入扩散模型、专 家系统（MoE, Mixture of Expert）等，使模型泛化能力增强，并具备 处理10M+超长序列能力，推动芯片算力（FLOPS）约每两年3倍的提升， 需要至少百倍规模的集群演进速度来支撑大模型的发展，但芯片间的 互连能力提升缓慢，只有约每两年1.4倍，远落后于模型规模和算力的 演进速度。

图 1-1 智算场景中各技术领域扩展趋势[1]
超大模型的训练过程尤其是张量并行（TP, Tensor Parallelism）、 专家并行（EP, Expert Parallelism）等模式依赖集群内GPU芯片之间频 繁的数据交互。然而，互连速率的提升已严重滞后于算力的快速演进， 导致显著的通信开销，这直接限制了集群有效算力随GPU数量的线性增

1
面向大规模智算集群场景光互连技术白皮书 (2025)
长，已成为制约集群规模扩展和性能提升的关键瓶颈，如下图所示。 在此背景下，仅仅依靠IB（ InfiniBand）或RoCE（RDMA over Converged Ethernet）等传统网络技术来满足模型性能指标已十分困难，需构建 具备高带宽、低延迟特征的GPU卡间互连技术体系，以扩大节点规模， 大幅降低通信时间占比，最终实现集群算效的显著提升。

图 1-2 算力随着卡数规模扩大难以线性扩展
同时，全球智算中心规模触达十万卡级别，智算集群架构正经历 一场根本性变革，从传统单机八卡向超节点演变。超节点并非简单的 硬件堆叠，是一种通过极致性能的高速互连技术，将数十乃至上千颗 GPU芯片集成于单个或多个机柜的集群系统，突破传统设备算力瓶颈， 显著降低多芯片并行计算的通信损耗，实现大模型训练与推理效率的 飞跃。
1.2. 大规模智算集群呼唤“光进电退 ”技术

目前，超节点智算集群展现出三大技术特性，一是互连性能高， GPU之间具有超低时延超高带宽（ 百纳秒级，TB/s级）且无收敛的互连 能力；二是算力密度高，由单个或多个机柜构成，包含32个以上甚至 到千卡的GPU数量，不断逼近电互连物理部署极限；三是能效PUE高， 超节点单机柜功率可达40kW以上，采用液冷为主、风冷为辅的散热方 案，配合柜级集中电源供电，在提供更高供电效率的同时大幅降低数 据中心PUE。

2
面向大规模智算集群场景光互连技术白皮书 (2025)
为了实现更高的集群算效水平，互连技术方案的演进迫在眉睫。 在超节点设备的互连选择上，当前主要存在两种路径：基于铜缆和基 于光纤的传输方式。尽管铜缆作为目前的主流方案，相较于传统的可 插拔光模块与光纤组合，拥有技术成熟度、成本、可靠性以及部署维 护便捷性等多方面优势。通常在小于2米短距离和低于800Gbps的非超 高速组网场景中，铜缆凭借这些优势依然能满足绝大多数应用需求。 特别是无源直连铜缆（DAC, Direct Attach Cable），凭借其极低的成 本和超高的平均无故障时间（MTBF, Mean Time Between Failures）， 成为当前主流选择。
然而，在高速传输场景下，铜缆面临着距离受限、功耗激增、速 率瓶颈和布线困难等严峻挑战，已然逼近其性能极限。随着超节点集 群规模继续扩展至256节点乃至千卡级别 ，且单通道传输速率迈向 800Gb/s，铜缆的固有物理局限性正 日益凸显，已成为制约智算集群互 连性能与扩展潜力的严峻挑战。

图 1-3 不同速率的电信号在服务器内不同位置的损耗情况[2]
首先，铜缆的局限性体现在其距离限制。受限于信号衰减，铜缆 的有效传输距离极其有限。例如，在极短的10厘米PCB走线中，100Gbps 的速率就足以造成超过15dB的插入损耗，导致信号失真率突破5%。当 GPU跨越多机柜时，距离超过10米的情况下，信号衰减与功耗问题更为

3
面向大规模智算集群场景光互连技术白皮书 (2025)
突出。其次，功耗激增是另一核心痛点。在800Gbps及以上的高速传输 场景下，电流通过铜线产生的巨大热量不仅大幅推高了数据中心的运 营成本，也显著增加了系统的散热复杂性。再者，铜缆面临着传输速 率瓶颈。受限于“趋肤效应”和PCB走线的寄生电容、电感，其中长距 离传输的单通道速率难以突破200Gbps，且多通道并行会导致严重的串 扰，进一步限制了电互连的带宽密度。最后，布线困难成为规模化部 署的巨大障碍。随着智算集群规模呈指数级扩张，所需的铜缆数量几 何级增长，使得布线难度与成本显著提高，严重制约集群快速扩展和 高效运维。这四大固有物理局限，使得铜缆已无法满足未来高算力密 度和大规模扩展的智算集群的严苛需求。
为跨越基于电信号铜缆传输的固有物理极限，新一代光互连技术 正快速登上历史舞台。以近封装光学（NPO, Near Package Optics）、 共封装光学（CPO, Co-Packaged Optics）、以及光输入/输出（OIO, Optical Input Output）为代表的创新方案成为替代铜缆方案的优秀选择。这 些技术的核心在于最大程度地缩短电信号与光引擎（ OE, Optical Engine）之间的距离，实现在芯片层面即完成光电转换，从根本上规 避了传统可插拔光模块的高成本与易故障问题，同时继承了光纤传输 的技术优势。
功耗显著降低。NPO、CPO等技术将光引擎与GPU封装在同一基板甚 至同一芯片上，将电信号路径缩短至厘米甚至毫米级别，大幅减少了 传输过程中的中继损耗，并降低了SerDes接 口的性能要求，从而系统 性地降低了整体功耗。

4
面向大规模智算集群场景光互连技术白皮书 (2025)

图 1-4 不同接口设计的SerDes功耗[3]
带宽密度显著提升。通过缩短电信号传输路径，这些技术能支持
更高的单端 口传输速率，同时在同一封装体内集成多个光通道，使得 带宽密度达到百Gbps/mm2至Tbps/mm2 ，远超铜缆互连方案。此外，连 接距离得到极大扩展。光信号的低损耗特性使其能够轻松覆盖数据中 心内数百米甚至10公里以上的距离，彻底打破了铜缆在远距离传输上 的桎梏。
更为重要的是，光互连在信号完整性上展现出压倒性优势。多根 铜缆并行传输时固有的串扰和反射问题，需依赖复杂的均衡算法进行 补偿，而光信号在传输过程中几乎不受电磁干扰，其传输损耗比电信 号低4至5个数量级，且与传输频率无关，从根本上保障了信号纯净度。

图 1-5 不同速率下光和电信号分别在芯片内和芯片外的损耗情况[4]

5
在空间利用方面，光互连在空间占用和重量上也展现出较大优势。 一束直径仅6mm的光纤即可容纳12根光纤，提供超过19.2Tbps的总传输 带宽，而提供同等带宽的铜缆束直径将超过50mm，重量更是光缆的8 倍。这种极致的轻量化与小型化设计，极大地简化了大规模集群的布 线难度，降低了数据中心的运营成本，并为未来更高密度的集成提供 了宝贵的物理空间。

图 1-6 铜缆和光纤的部署对比[5]
尽管面临初期成本高和技术门槛高等挑战，但光互连技术所带来 的低损耗、长距离、高带宽密度、高信号完整性以及低空间占用等核 心优势，使其成为突破超节点规模和算力极限的关键支撑。通过将光 电转换技术集成到芯片级别，光互连不仅拓展了传输距离，降低了系 统功耗，更通过光信号的长距离传输解决了单节点规模扩大的空间限 制问题。“光进铜退” 已成为智算集群的必然趋势，是实现未来算力 跨越式发展的核心驱动力。
此外，光技术的引入已拓展到交换层，即光交换技术（OCS，Optical Circuit Switching）。为解决传统电交换机多次光电转换导致的高能 耗和微妙级延迟瓶颈，OCS直接在光域完成信号路由，最高可达纳秒级 切换速度，较电交换快2-3个数量级。纯光交换中微镜反射型（MEMS，

6
面向大规模智算集群场景光互连技术白皮书 (2025)
Micro-Electro-Mechanical Systems）做为其中一种比较成熟的技术， 已经实现了商业化应用。

7
面向大规模智算集群场景光互连技术白皮书 (2025)
2. 极致化需求驱动光互连技术革新

根据不同应用场景 ，光互连技术主要分为数据中心 间（ Data Center Interconnect，DCI）与数据中心内两大类。数据中心内聚焦短 距传输场景（数米至数百米），核心诉求是高带宽密度、低延迟及低 功耗，常用多模光纤，精准适配机柜内/跨机柜互连需求。本白皮书重 点探讨数据中心内光互连技术的分类、器件与技术趋势。
2.1. 业界存在两大类光互连技术

光互连技术是通过应用光电转换与融合技术，取代电信号在传统 数据传输场景中的主导角色，甚至直接替代芯片上的电IO功能，最终 实现信号在传输过程中远距离、低功耗、高密度的目标。其中，实现 光电转换的光引擎（Optical Engine，OE）是光互连技术的核心。根 据应用场景、光引擎与xPU芯片的距离以及封装集成程度的差异，业界 衍生出许多技术范畴，我们将其主要分为两大类：设备级光互连和芯 片级光互联。
如下图所示，在未来十万卡级以上的智算中心集群设计中，设备 级光互连主要有两大技术，一是以光交换技术为主，主要应用于交换 设备间网络连接中，提供超高端口密度、极高速率（无带宽瓶颈）、 连接距离从米级到百公里级；二是以可插拔光模块技术为主，主要应 用于超节点设备间网络连接中，提供较高速率、千卡及以上规模、公 里级别长距离连接；芯片级光互连主要以共封装光学为主，主要应用 于超节点内并进一步下探到芯片内场景 ，提供超高带宽密度（ 可达 Tbps/mm2级）、超低时延、千卡以下互连规模、公里距离之内的连接， 要求高可靠性。

8

图 2-1 十万卡级智算中心集群光互连架构设计
2.1.1. 设备级光互连：光交换机的演进与应用

随着智算集群规模持续扩展，电交换芯片逐渐显现瓶颈。单芯片 容量受制于集成电路工艺的发展，使得电交换芯片在制程工艺、转发 架构与缓存设计等方面面临诸多挑战，交换芯片更新迭代速度明显放 缓，网络规模难以快速扩展；高速SerDes和复杂转发架构导致功耗和 延迟不断上升，信号完整性问题也需要依赖复杂DSP补偿。
光交换为突破电交换的限制提供了新的路径：
一是，其在光层面直接完成端 口间的切换，无需O-E-O转换，彻 底绕开了制程、缓存和SerDes衰减等物理瓶颈，可支持极高传输速率 与超大规模集群部署。光交换天然具备速率和协议无关的特性 ，从 400G到800G乃至1.6T均可平滑支持，在速率升级时无需更换交换设备， 极大降低了系统演进的复杂度和成本。
二是，光交换通过端到端光路直通，避免了复杂的包解析与缓存 转发，延迟大幅降低，功耗显著优于电交换。其大规模端 口集成能力， 使得数百乃至数千端 口的互联成为可能，从而支撑大规模GPU集群的灵

9
面向大规模智算集群场景光互连技术白皮书 (2025)
活组网需求。
三是，通过集中化的控制与软件编排，光交换还能够支持拓扑重 构、故障绕行和网络切片，提升算力利用率与网络鲁棒性。在运维方 面， 自动化光路配置减少了人工布线带来的潜在错误，进一步增强了 网络的可用性和可靠性。

图 2-2 光交换机内部架构示例

2.1.2. 设备级光互连：可插拔光模块的演进与应用

可插拔光模块已广泛应用在传统数据中心、电信网络以及智算中 心大规模连接中，具备灵活性高与兼容性强等特征。其将光引擎（OE, Optical Engine）集成在可插拔模块中，如下图所示，通过PCB（PCB， Printed Circuit Board）板级走线与有独立基板的xPU（GPU, NPU, Swtich, etc）相连。目前市场主力产品的速率已达800G，未来采用硅光技术可 达1.6T水平，封装向高密度QSFP-DD/OSFP等演进。但面向智算未来高 速率1.6T/3.2T以上的互连场景下，可插拔光模块将面临信号完整性恶 化、依赖数字信号处理器（DSP，Digital Signal Processor）进行复杂 信号补偿导致的系统功耗高、传输时延高等难题。

10
面向大规模智算集群场景光互连技术白皮书 (2025)

图 2-3 可插拔光模块示例
为解决DSP带来的功耗、时延等难题，2022年Macom联合英伟达推 出线性直驱可插拔光模块（ LPO, Linear Pluggable Optics）方案，如 下图所示，相较于传统可插拔光模块，LPO直接去除了DSP芯片，保留 发射端高线性度的驱动芯片（Driver），以及接收端高线性度的跨阻 放大器（TIA, Transimpedance Amplifier ），从而构建一个纯模拟的、 “线性直驱” 的光信号处理通道，实现功耗和时延的降低。虽然去除 了DSP，但是DSP的功能并未消失，而是将部分功能转移到了xPU芯片中。 这意味着xPU的SerDes必须具备更强的线性驱动能力和信号处理能力。

图 2-4 传统可插拔光模块（上图）与LPO（下图）的对比
2.1.3. 芯片级光互连：从近封装到光学I/O

随着专家模型的大EP（Expert Parallelism）架构发展趋势，更大 规模、更高带宽密度和极低时延成为智算集群的主要需求。如下图所 示，在规模方面，当前Scale-Up单层规模以32卡或64卡为主，需要进 一步提升至256卡甚至千卡，高速传输的距离从板级、柜内扩展到柜间；

11
面向大规模智算集群场景光互连技术白皮书 (2025)
在带宽密度方面，当前国内单通道带宽以200Gbps为主，需要进一步向 800Gbps 甚 至 1.6Tbps 迈 进 ， 带 宽 密 度 要 求 提 升 至 百 Gbps/mm2 到 TGbps/mm2；在时延方面，当前卡间数据传输时延为微秒级，需要进一 步缩短至百纳米甚至十纳秒级。 目前可插拔光模块的互连延迟和带宽 瓶颈已无法满足大规模智算集群互连需求。

图 2-5 大规模智算集群的互连性能需求
芯片级光互连技术通过将电信号传输路径缩短至厘米到毫米级 （ 即加速卡内部），相较于基于电互连与可插拔光模块的互连方案， 可实现超高带宽密度、超低时延及高能效的智算集群互连能力。根据 应用场景、光引擎与 xPU 芯片的距离及封装集成度，可将该技术分为 近封装光学（ NPO ，Near Packaged Optics ）、共封装光学（ CPO ， Co-packaged Optics）及光学IO（O IO，Optical Input/Output）三类。
l近封装光学（NPO）
NPO的核心思想是将光引擎（OE）与封装后的xPU芯片相邻布局于 同一块高性能PCB基板上，通过极短的高性能电气链路与GPU相连，形 成一个集成度较高的系统，GPU与OE的间距通常在数厘米以内，同时 确保信道损耗≤13dB。相较于传统可插拔光模块，互连密度提高了2-3

12
面向大规模智算集群场景光互连技术白皮书 (2025)
倍，是光互连向高集成度发展的过渡阶段技术，为进一步向CPO演进奠 定基础。
因NPO将GPU与光引擎物理分离，避免了GPU在工作时的高温热量 直接冲击对温度敏感的光器件，从而导致波长漂移和系统性能下降， 因此散热设计更简单、高效，系统更加稳定。同时，由于光引擎未和 GPU共同封装，在可维护性方面具备一定优势，如果光部分失效，只需 更换光引擎模块即可，避免了大量的维护成本；因此，NPO目前是国内 GPU芯片厂家选择的主要技术路径，但仍需要在集成度、带宽密度、延 迟和能效方面进一步优化。

图 2-6 近封装光学（NPO）结构
l 共封装光学（CPO）
CPO技术通过将OE与电芯片共同封装在同一芯片基板或中介层上， 实现系统的高集成度，使电信号只需传输几毫米。

图 2-7 共封装光学（CPO）结构
CPO技术极大地提升了互连带宽密度并能够显著降低系统误码率 和设备功耗，同时也能够大幅节省设备（如交换机）面板的空间，克 服面板IO密度的限制。 目前作为可插拔光模块的一种替代技术，CPO

13
面向大规模智算集群场景光互连技术白皮书 (2025)
可实现整机设备功耗降低50%左右，如下图所示。

图 2-8 交换机设备功耗分析[6]
由于光引擎和电芯片紧密共封装，任何子模块的故障都可能导致 整个封装体的更换，对良率和可维护性方面提出了极高要求。因此， 基于CPO技术的产品处于发展初期，主要应用场景是智算中心的交换设 备。但凭借其在超高带宽、低功耗、低延迟、高密度互连等方面的巨 大潜力，CPO有望进一步下探至GPU算力芯片，实现算力芯片的直接出 光，构建更高效的端到端光互连链路。
l 片间光学互连（OIO）
相比NPO/CPO是突破可插拔光模块的性能限制，OIO技术目标是为 了取代计算芯片上电IO方案，通过先进封装以芯粒形式与计算芯片集 成，比CPO的互连性能更优。其核心理念是彻底摒弃传统的铜线电气I/O， 消除了板级电气走线的瓶颈，将带宽密度提升至1Tbps/mm2（3D封装） 并将延迟降低至纳秒级，能效提升相比CPO低一个数量级。

图 2-9 光学IO（OIO）结构
OIO技术可以在计算资源池化领域发挥更大的作用，如应对计算芯 片显存容量和带宽扩展受限的双重挑战，依托其显著传输性能和距离，

14
面向大规模智算集群场景光互连技术白皮书 (2025)
打破单芯片显存物理边界，将多节点独立显存整合为共享显存池，通 过光域直连实现池化显存的低时延调度与高带宽访问，成为未来新数 据中心架构革新的关键驱动力。

图 2-10 非聚合数据中心（Disaggregated DC）的互连带宽要求[7]
2.1.4. 新型光互连技术具备巨大潜力
可插拔光模块、NPO、CPO和OIO四大技术在带宽密度、时延、能耗、 兼容性等方面表现各异，共同构成了覆盖数据中心内不同需求场景的 光互连技术体系（见下表），其中芯片级光互连展现出更能精准匹配 智算集群未来演进需求的潜力，后续将聚焦该类技术展开具体分析。
表 2-1 传统电交换和光交换（OCS）对比分析

分析维度
传统电交换
OCS

原理
传统电交换采用队列存 储-转发方式，根据报文 头信息将不同 的数据包 转发至不同的输出端 口
内部采用MEMS技术（或压 电陶瓷等其他技术），直 接将光信号折射到对应 的输出端 口
工艺制程
要求高，依赖先进工艺， 51.2T需要3nm制程
要求低，180nm成熟工艺
信号转换
O-E-O转换
无需光电转换
功耗
20w/端 口
<1W/端 口

带宽速率

取决于端 口速率
速率和协议无关，从400G
到800G乃至1.6T均可平滑
支持
通信模式
Any2Any
点到点

15
面向大规模智算集群场景光互连技术白皮书 (2025)

表 2-2 光互连技术对比分析

分析维度
可插拔光模块
(含LPO)
NPO
CPO
O IO

定义
OE独立封装，通 过标准接口与 设备主板热插 拔
OE 与封 好 的芯 片通过高速基 板封装，电互连 距离缩短至厘 米级
OE与未封好的
电芯片实现芯
片基板封装，电
互连距离缩短
至毫米级
OE与计算芯片
通过实现芯粒
级封装，终极目
标省去电IO
带宽密度
50-100
Gbps/mm2
100-200
Gbps/mm2
200-500
Gbps/mm2
500-1000
Gbps/mm2
延迟
20-50 ns
10-20 ns
5-10 ns
<5 ns
能耗
15-20 pJ/bit
8-12 pJ/bit
5-8 pJ/bit
<5 pj/bit
灵活性
极高
支持热插拔
中
OE与主板绑定
低
OE与芯片绑定
极低
OE与芯粒集成
接 口兼容性
支持多种接 口
适配SerDes接
口
适配SerDes接
口
适配UCIe接 口
可维护度
低
无需停机拆板
中
需拆板
高
拆封芯片
极高
整体更换芯片
主要应用场景
中长距互连
（公里级）
中短距互连
（ 百米级）
中短距互连
（ 百米级）
片间直连
（10米内）

2.2. 芯片级光互连三大技术路线场景互补

2.2.1. 芯片级光互连技术的组成原理

从器件构成上来看，相较于采用分立式器件的传统可插拔光模块， 主流芯片级光互连技术由于硅光的引入，除激光器外，大部分已实现 了多种光电器件的硅基集成。其技术方案构成主要分为三大关键组件： 激光器（ 外置或与光引擎耦合）、光引擎、光纤及连接器。无论与电 芯片的距离与集成度如何，实现高效光电转换的光引擎和激光器都是 芯片级光互连方案的主要研究对象。

16
面向大规模智算集群场景光互连技术白皮书 (2025)

图 2-11 芯片级光互连的组件构成（以基于硅光技术的CPO设备为例）
如下图所示 ，光引擎由光集成电路（ PIC, Photon ic Integrated Circuit）和电集成电路（ EIC, Electronic Integrated Circuit）组成。 其中PIC主要包含调制器（ MOD, Modulator ）和探测器（ PD, Photo- -detector），基于硅光子或III-V族化合物材料实现光信号的调制、 探测、解调和滤波等功能。其中，调制器负责将光信号调制成与电接 口匹配的带宽能力，多采用硅光调制器，包括马赫-曾德尔调制器（MZM, Mach-Zehnder Modulator）、微环调制器（MRM, Micro Ring Modulator） 等方案；探测器负责在收端将光信号转换成电信号；传统可插拔光模 块中常采用分立的PIN或者雪崩光电探测器，在芯片级光互连中，集成 于硅光芯片上的锗硅探测器（Ge-Si, Germanium-Silicon）成主流方 案 。 EIC 主 要 由 驱 动 电 路（ DRV, Driver ）、跨 阻 放 大 器（ TIA, Transimpedance Amplifier）等组成，提供光调制器的驱动与控制，接 收端信号的放大、均衡以及功耗管理等功能。

17
面向大规模智算集群场景光互连技术白皮书 (2025)

图 2-12 光引擎光电转换的原理

激光器（Laser）负责提供连续的、高品质的光源，而调制器则将 电信号编码到光信号上。与传统光模块将激光器和调制器封装在同一 个发射光组件（TOSA， Transmitter Optical Subassembly） 内不同， 该方案通常将调制器集成到硅光芯片上，而将激光器作为独立的外置 光源（ ELS, External Laser Source）。这种架构通常以可插拔模块的 形式存在，如下图所示，可减少散热影响，增强系统稳定性。外置激 光器方案与光引擎的耦合带了新的挑战，业界也有基于直接调制光源 的技术方案，可解决光源与调制器分离带来的光效率问题，但也面临 传输距离以及速率性能受限等难题。

图 2-13 左图：博通自定义的ELS模块；右图：符合OIF ELSFP规范ELS模块
与传统设备内部无光纤布线设计不同，基于芯片级光互连技术的 设备内引入了额外的光纤及光纤连接器。如下图所示，以基于硅光技 术的CPO交换设备为例，光引擎紧密围绕ASIC芯片放置，设备内部的光 互连路径包含两条：从ELS到光引擎，以及光引擎到机箱前面板。其中 后者为业界主要研究方向，其连接方法和类型会影响信号、热量和布 线密度的设备设计。

18
面向大规模智算集群场景光互连技术白皮书 (2025)

图 2-14 基于硅光技术的CPO交换设备示例（博通CPO交换机）
2.2.2. 三大技术路线并驾齐驱，硅光或成未来主流

行业内已提出并应用了多种芯片级光互连（如CPO）的实现方案， 这些方案可按材料分类，也可按激光器的放置位置分类，而材料与激 光器位置往往密切相关。业界目前有三大主要技术路线：其中基于硅 光的集成方案通常采用外置激光源，属于间接调制（ 即需要一个独立 的调制器来对光进行编码）；而基于垂直腔面发射激光器（VCSEL, Vertical-Cavity Surface-Emitting Laser ）的方案则是由电子设备直 接改变其注入电流来调制光源，无需额外的独立调制器；Micro-LED 则摒弃传统激光器，采用Micro-LED作为光源，采用阵列形式，单个芯 片可集成数十至数百个，满足高聚合速率需求。
目前产业主线多以硅光集成为核心，采用MZM或MRM等调制方式， 并配合外置激光器实现高速信号中短距（~几百米）传输；VCSEL阵列 则在短距互连（ ~几十米） 中有成熟应用，但在高温稳定性和更高速 率下仍面临一定挑战；Micro-LED作为一种新兴技术，主要聚焦于柜内 短距高速链路（~数米内） 中的应用，展现出高响应速度、高密度阵 列集成及低功耗的特性，但其在高速调制（如100Gbps以上）的稳定性 以及与电芯片异质集成适配性等方面仍存在问题。

19
面向大规模智算集群场景光互连技术白皮书 (2025)
l 外置激光源+硅光光引擎
硅 光 集 成 方 案 是 利 用 现 有 CMOS（ Complementary Metal Oxide Semiconductor）工艺进行光器件（包括调制器、探测器、光波导等）开 发和集成的技术。根据调制器的不同，硅光方案可进一步分为两类： 一类采用MZM调制器，另一类采用MRM调制器。MZM在硅光可插拔光模 块市场中应用广泛，经过大量部署验证了其可靠性。基于MZM的芯片 级互连方案借助这一优势，通过高度集成进一步提升了密度。MRM方 案则提供了另一种可能，能够进一步降低调制器的功耗，并提高集成 密度。MZM与MRM相比，MRM具有小尺寸及低驱动电压的优点，而MZM 则有较宽的可操作光波长范围及较佳的热稳定性，相关比较如图2-13 所示。

图 2-15 左图：MZM调制器 右图：MRM调制器[8]
硅光技术方案因集成度高、调制速率高，光源外置稳定性高，可 覆盖其他短距方案等特性，成为CPO的主流方案。随着研究的深入，硅 光技术有望成为OIO中最核心的光学解决方案。采用MRM的硅光集成方 案实现OIO的第一步，可利用多个波长携带信号，提高带宽密度。
目前此路线面临光链路效率与系统协同性上的挑战。一是外置激 光器耦合损耗与对准难题，易因偏移导致功率衰减，激光器需提升输 出功率增加整体功耗；二是单个光源故障可能影响多通道工作；三是 光源参数与硅光引擎的驱动需求适配依赖定制化调试，缺乏统一标准

20
面向大规模智算集群场景光互连技术白皮书 (2025)
导致集成成本高。未来产业可通过采用晶圆级光学技术集成微透镜阵 列，并结合先进封装方案，将系统损耗降低；光源侧可采用量子点光 频梳激光器，减少光纤用量并降低功耗并通过标准化统一光源电气与 机械参数，进一步优化能效与互操作性。
l基于VCSEL的光引擎方案
VCSEL方案依托垂直出光结构带来的光路设计灵活性，以及高密度 阵列支持多通道并行传输的能力，可满足智算集群柜内/间的短距传输 需求。凭借成本优势与低功耗特性，在光模块领域已应用多年。但基 于VCSEL的芯片级互连方案目前仍处研发阶段，核心瓶颈在于砷化镓材 料与硅基工艺存在晶格失配，异质集成良率低，难以实现与电芯片的 深度共封装，更合适应用于NPO互连方案。

图 2-16 基于VCSEL的光引擎示例[9]
基于VCSEL的芯片级互连方案研究趋势主要聚焦于性能瓶颈突破， 如推动单模化以解决带宽限制，业界通过光子晶体结构设计、氧化限 制层精度优化，结合PAM4高阶调制技术， 已实现单通道200Gbps速率 原型 ，同时抑制杂模提升信号完整性；通过低损耗硅基波导与VCSEL 的异质集成可降低信号损耗，使传输距离延伸，进一步提升方案能效 与可靠性。
l基于Micro-LED的光引擎方案
在光互连领域中，Micro-LED作为新型光源阵列逐渐受到关注。与 硅光和VCSEL相比，Micro-LED的突出特点在于其天然适合构建二维高 密度阵列，能够实现多通道并行和空分复用，在有限封装岸线上实现

21
面向大规模智算集群场景光互连技术白皮书 (2025)
超过Tbps/mm2 的带宽密度。在功耗方面，研究表明其链路能效有望达 到亚pJ/bit量级 ，适用于机柜内的10米级短距连接。工艺路径上 ， Micro-LED通常基于氮化镓（GaN, Gallium Nitride）外延，在蓝宝石 或GaN衬底上制备微米级发光单元，并通过异质集成与CMOS电路键合， 为短距互连带来一种能效与密度兼具的潜力方案。

图 2-17 AVICENA MicroLED的光引擎方案示例
基于Micro-LED的光互连方案技术趋势着重于优化驱动电路、改进 量子阱材料结构、延长激光源使用寿命以适配大规模集群的高可靠性 需求。

总体来看，硅光方案因其性能优、CMOS工艺集成高等特性已形成 较成熟的产业和标准牵引，VCSEL阵列依托既有的短距应用在NPO方案 中仍具竞争力，Micro-LED阵列提供了能效和并行密度上的新路径。三 者将在智算互连不同场景中形成互补，共同推动短距至中短距光互连 技术的迭代升级。

22
3. 前瞻性芯片级光互连生态迎来关键窗口期

3.1. 国际产业由巨头牵引率先打通产业链

(一) 标准化工作进展

OIF CPO工作组从2020年起组织芯片、光器件、封装和系统厂商共 同制定标准， 旨在满足高带宽、低功耗互连的需求，并为产业界提供 统一的技术规范。已发布的CPO相关标准与项目包括：
l 《Co-Packaging Framework Document》，该文档对光电合封系 统框架进行了说明和定义；
l 《Implementation Agreement for a 3.2Tb/s Co-Packaged (CPO) Module》定义了用于以太网交换机的 3.2T CPO 模块 ，光 口 FR4 和 DR4 、电接 口32xCEI-112G-XSR 、光机械模块规格、电气规格以及通 过增强现有 OIF CMIS 规范来实现的控制和管理接 口等；
l 《 External Laser Small Form Factor Pluggable(ELSFP) Implementation Agreement》定义了前面板可插拔外部激光光源规格， 以及对机械、热、电气和光学参数的互通性，标准的功率范围和光纤 结构等进行了定义。
(二) 产品/技术方案进展

整体而言，国际厂商已经形成了从技术验证到商用量产的闭环。 以GPU/ASIC芯片的供应商为例，他们同时具备计算芯片与光引擎的设 计 能 力 ， 可 以 内 部 整 合