第五章数字集成电路(组合逻辑).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,电工电子学,第五章 数字集成电路,(,组合逻辑电路）,上海大学自动化系,林小玲,5.3,组合逻辑电路,电路在,任一时刻的,输出状态,仅由该时刻的,输入信号,决定,与电路在此信号输入之前的状态无关,.,组合逻辑电路,：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。,组合逻辑电路框图,5.3.1,组合逻辑电路的分析,分析步骤,:,(1),根据,逻辑电路图,写出输出逻辑函数,表达式,;,已知逻辑电路,确定,逻辑功能,(2),运用逻辑代数化简或变换,(3),列逻辑状态表,(4),分析逻辑功能,例,1:,分析下图所示逻辑电路,F=P,2,+P,3,+P,4,P,2,=A,P,1,P,3,=B,P,1,P,4,=C,P,1,P,1,=ABC,=(A+B+C),ABC,真值表,:,A B C F,0 0 0,1,0 0 1 0,0 1 0 0,0 1 1 0,0 0 0,1 0 1 0,1 0 0,1 1 1,1,逻辑功能,:,一致电路,=,ABC+ABC,P,1,P,2,P,3,P,4,&,A,B,C,F,&,&,&,1,反演,还原,例,2,如图所示是一个可用于保险柜等场合的密码锁控制电路。开锁的条件是,：,(1),要拨对密码；,(2),要将开锁控制开关,S,闭合。如果以上两个条件都得到满足，开锁信号为,1,，报警信号为,0,，锁打开而不发出报警信号。拨错密码则开锁信号为,0,，报警信号为,1,，锁打不开而警铃报警。试分析该电路的密码是多少。,1,1,&,1,&,&,(,开锁信号,),(,报警信号,),1,1,&,1,&,&,开锁信号,报警信号,当,A,=1,B,=0 C=0,D,=1,时,F,1,=1,密码,:1001,密码拨对时,F,1,=1,F,2,=0,密码拨错时,F,1,=0,F,2,=1,断开,S,时,F,1,=0,F,2,=0,密码锁电路不工作,动画,例,3,：,分析下图的逻辑功能,(1),写出逻辑表达式,Y,=,Y,2,Y,3,=,A AB B AB,.,.,.,A B,.,.,A B,.,A,.,.,A B,B,Y,1,.,A,B,&,&,&,&,Y,Y,3,Y,2,.,.,(2),应用逻辑代数化简,Y=,A AB B AB,.,.,.,=,A AB+B AB,.,.,=,AB+AB,反演律,=,A,(,A+B,)+,B,(,A+B,),.,.,反演律,=,A AB+B AB,.,.,吸收律,(3),列逻辑状态表,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,Y=,AB+AB,=,A B,逻辑式,(4),分析逻辑功能,输入,相同,输出为,“,0”,，,输入,相异,输出为,“,1”,，,称为,“异或”逻辑,关系。这种电路称“异或”门。,=1,A,B,Y,逻辑符号,(1),写出逻辑式,例,4,：,分析下图的逻辑功能,.,A,B,.,Y,=,AB AB,.,A,B,化简,&,&,1,1,.,B,A,Y,&,A,B,=,AB+AB,(2),列逻辑状态表,Y=AB+AB,(3),分析逻辑功能,输入,相同,输出为,“,1”,输入相异输出为,“,0”,称为,“,判一致电路,”,(,“,同或门,”,),可用于判断各输入端的状态是否相同。,=,A B,逻辑式,=1,A,B,Y,逻辑符号,=,A B,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,例,5,：,分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,A,写出逻辑式：,=,AC+BC,Y=,AC BC,设：,C,=1,封锁,打开,选通,A,信号,B,Y,&,&,1,.,B,A,&,C,0,0,1,设：,C=0,封锁,选通,B,信号,打开,例,5,：,分析下图的逻辑功能,B,写出逻辑式：,=,AC+BC,Y=,AC BC,5.3.2,组合逻辑电路设计,根据逻辑功能要求,逻辑电路,设计,(1),由逻辑要求，列出逻辑状态表,(2),由逻辑状态表写出逻辑表达式,(3),简化和变换逻辑表达式,(4),画出逻辑图,设计步骤如下：,例,1,设计一个三人表决逻辑电路，要求,:,三人,A,、,B,、,C,各控制一个按键，按下为“,1”,，不按为“,0”,。多数（,2,）,按下为通过。通过时,L,1,，,不通过,L,0,。,用与非门实现。,L,A,B,C,+5V,要设计的逻辑电路,A B C L,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,L,=,AC,+,BC,+,AB,2,、写出最简“与或”式,1,、列真值表,3,、用与非门实现逻辑电路,A,B,C,L,&,&,&,&,动画,例,2,：某水塔使用两台水泵,P,、,Q,供水，水泵工作时用,1,表示，否则为,0,。水塔内有三个水位探测器,A,、,B,和,C,，,当水位超过某一探测器时，该探测器输出为,1,，否则为,0,。,控制原理：,当水位超过,A,时，,P,、,Q,均不工作；,当水位超过,B,、,C,，,而低于,A,时，只有,P,工作；,当水位超过,C,，,而低于,A,、,B,时，只有,Q,工作；,当水位低于,C,时，,P,、,Q,均工作。,设计,P,、,Q,的控制电路。,水位高于,A,点,时，两个水泵,均不工作。,水位低于,A,点,而高于,B,点,时，小水泵,P,单独工作。,水位低于,B,点,而高于,C,点,时，大水泵,Q,单独工作。,水位低于,C,点,时，两个水泵,同时工作。,解：设计要求中已经规定了输入输出变量及其逻辑值的含义，,不必重复，列真值表如下。,A B C P Q,0,1,0,1,0,1,0,1,0,1,0,1,0,1,0,1,0,1,0,1,0,1,X,X,X,X,X,X,X,X,0,0,0,0,0,1,1,1,1,1,水位低于,A,、,B,、,C,时，,P,、,Q,同时工作。,水位低于,A,、,B,而高于,C,时，只有,Q,工作。,水位低于,C,却高于,B,，,不可能出现，打叉。,化简可得：,作逻辑图如下：,例,3,：,设计一个三变量奇偶检验器。,要求,:,当输入变量,A,、,B,、,C,中有奇数个,“,1,”,时，输出为,“,1,”,，否则为,“,0,”,。用,“,与非,”,门实现。,(,1),列逻辑状态表,(2),写出逻辑表达式,取,Y,=“1”(,或,Y,=“0”),列逻辑式,取,Y,=“1”,对应于,Y,=1,，,若输入变量为,“,1”,，,则取输入变量本身,(,如,A,),；,若输入变量为,“,0,”,则取其反变量,(,如,A,),。,0 0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,(2),用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,0 0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,(3),逻辑图,Y,C,B,A,0,1,1,0,0,1,1,1,1,1,0,&,&,&,&,&,&,&,&,1,0,1,0,例,4:,某工厂有,A,、,B,、,C,三个车间和一个自备电站，站内有两台发电机,G,1,和,G,2,。,G,1,的容量是,G,2,的两倍。如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。试画出控制,G,1,和,G,2,运行的逻辑图。,设：,A,、,B,、,C,分别表示三个车间的开工状态：,开工为,“,1,”,，不开工为,“,0,”,；,G,1,和,G,2,运行为,“,1,”,，不运行为,“,0,”,。,(1),根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取,“,0,”,、,“,1,”,的含义,逻辑要求：如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1),根据逻辑要求列状态表,0,1,1,1,0,0,1,0,1,0,0,0,1,1,0,1,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,A B C,G,1,G,2,(2),由状态表写出逻辑式,(3),化简逻辑式可得：,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,A B C,G,1,G,2,1,0,0,0,1,1,0,1,(4),用“与非”门构成逻辑电路,(5),画出逻辑图,A,B,C,A,B,C,&,&,&,&,&,&,&,&,&,G,1,G,2,5.3.3.2,译码器,5.3.3.3,加法器,5.3.3,集成组合逻辑电路,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面,3,节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,5.3.3.1,编码器,即,把二进制码按一定规律编排，使每组代码具有一特定的含义，,称为编码。具有编码功能的逻辑电路称为编码器。,5.3.3.1,编码器,控制信息,编码器,二进制代码,在数字系统里，常常要将某一信息（输入）变换为某一特定的代码（输出）这就是,编码,。实现这一功能的逻辑器件就是,编码器,编码：赋予二进制代码特定含义的过程称为编码。,如：,8421BCD,码中，用,1000,表示数字,8,如：,ASCII,码中，用,1000001,表示字母,A,等,（,1,）二进制编码器,将输入信号编成二进制代码的电路。,2,n,个,n,位,编码器,高低电平信号,二进制代码,常用的二进制编码器有三种：,4,2,线编码器、,8,3,线编码器和,10,4,线编码器。,前一个数表示输入的实际数值的个数，后者表示转换成二进制数以后的位数。如,4,2,线编码器，共有,4,个可能的输入值：,0,、,1,、,2,和,3,它们分别占据一条输入信号线，而转换后的二进制编码分别是：,0001,、,10,和,11,，只需要,2,位就足够了，所以这种编码器只有两个输出信号线。同理,8,3,线编码器用,3,个二进制位对,8,个数编码；,10,4,线编码器则用,4,个二进制位对,10,个数编码。,怎么实现,4,2,线编码器呢？,设有,4,个输入,A,、,B,、,C,和,D,分别代表,0,、,1,、,2,和,3,，再设有两个输出,P,和,Q,，而二进制数（,PQ,）,B,则分别对应输入信号的编码。注意：,我,们假定在任意时刻只有一个输入信号有效,（,即在同一时刻,A,、,B,、,C,、,D,中只有一个高电平）。列真值表,A B C D P Q,0 0 0 1,0 0 1 0,0 1 0 0,1 0 0 0,1 1,1 0,0 1,0 0,其余情况不允许出现，,写出其表达式得：,现在问题来了：,当只有信号,A,输入时，即,A,1,、,B,C,D,0,，代入上面的公式得,P,0,；,Q,0,。这毫无疑问应该是正确的。,当,4,个输入信号都没有来时，即,A,B,C,D,0,，代入上式得：,P,0,；,Q,0,。,这两种不同的输入情况却有相同的输出，这个缺陷有时是非常严重,的，必须要想办法改进。,(a),分析要求：,输入有,8,个信号，,即,N=8,，,根据,2,n,N,的关系，即,n,=3,，,即输出为三位二进制代码。,例：,设计一个编码器，满足以下要求：,(1),将,I,0,、,I,1,、,I,7,8,个信号编成二进制代码。,(2),编码器每次只能对一个信号进行编码，不,允许两个或两个以上的信号同时有效。,(3),设输入信号高电平有效。,0 0 1,0 1 1,1 0 1,0 0 0,0 1 0,1 0 0,1 1 0,1 1 1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,(b),列编码表：,输入,输 出,Y,2,Y,1,Y,0,(c),写出逻辑式并转换成,“,与非,”,式,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,=,I,4,I,5,I,6,I,7,.,.,.,=,I,4,+,I,5,+,I,6,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,=,I,2,I,3,I,6,I,7,.,.,.,=,I,2,+,I,3,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,=,I,1,I,3,I,5,I,7,.,.,.,=,I,1,+,I,3,+,I,5,+,I,7,(d),画出逻辑图,1,0,0,0,0,0,0,0,1,1,1,I,7,I,6,I,5,I,4,I,3,I,1,I,2,&,&,&,1,1,1,1,1,1,1,Y,2,Y,1,Y,0,将十进制数,09,编成二进制代码的电路,(2),二,十进制编码器,表示十进制数,4,位,10,个,编码器,高低电平信号,二进制代码,列编码表：,四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示,09,十个数码，最常用的是,8421,码。,0,0,0,输 出,输 入,Y,1,Y,2,Y,0,0,(,I,0,),1,(,I,1,),2,(,I,2,),3,(,I,3,),4,(,I,4,),5,(,I,5,),6,(,I,6,),7,(,I,7,),8,(,I,8,),9,(,I,9,),Y,3,0,0,0,1,1,1,0,1,0,0,0,0,1,1,1,1,0,0,0,1,1,0,1,1,0,0,0,0,0,0,0,0,0,0,1,1,1,8421BCD,码编码表,写出逻辑式并化成“或非”门和“与非”门,Y,3,=,I,8,+,I,9,.,=,I,4,+,I,6,I,5,+,I,7,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,+,I,9,.,=,I,1,+,I,9,I,3,+,I,7,I,5,+,I,7,.,.,=,I,2,+,I,6,I,3,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,画出逻辑图,1,0,0,0,0,0,0,0,0,1,1,1,0,1,1,0,1,0,0,1,&,&,&,1,1,1,1,1,1,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,Y,3,Y,2,Y,1,Y,0,方法二：,十键,8421,码编码器的逻辑图,+5V,&,Y,3,&,Y,2,&,Y,1,&,Y,0,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,1K,10,S,0,0,1,S,1,2,S,2,3,S,3,4,S,4,5,S,5,6,S,6,7,S,7,8,S,8,9,S,9,2.,译码器和数字显示,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,（,1,）二进制译码器,8个,3位,译码器,二进制代码,高低电平信号,状 态 表,例：,三位二进制译码器（输出高电平有效）,输 入,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 0 0,1,0 0 0 0 0 0 0,0 0 1 0,1,0 0 0 0 0 0,0 1 0 0 0,1,0 0 0 0 0,0 1 1 0 0 0,1,0 0 0 0,1 0 0 0 0 0 0,1,0 0 0,1 0 1 0 0 0 0 0,1,0 0,1 1 0 0 0 0 0 0 0,1,0,1 1 1 0 0 0 0 0 0 0,1,输 出,写出逻辑表达式,Y,0,=,A B C,Y,1,=,A B C,Y,2,=,A B C,Y,3,=,A B C,Y,7,=,A B C,Y,4,=,A BC,Y,6,=,A B C,Y,5,=,A B C,逻辑图,C,B,A,1,1,1,&,&,&,&,&,&,&,&,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 1 1,1 0 0,1,0,0,0,0,0,0,0,A,A,B,B,C,C,例：,利用译码器分时将采样数据送入计算机,总线,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,译码器工作,总线,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,译码器工作,工作原理：,(,以,A,0,A,1,=00,为例,),0,0,0,脱离总线,数据,全为,“,1,”,CT74LS139,型译码器,(a),外引线排列图；,(b),逻辑图,(a),GND,1,Y,3,1,Y,2,1,Y,1,1,Y,0,1,A,1,1,A,0,1,S,8,7,6,5,4,3,2,1,2Y,2,2Y,3,2Y,1,1Y,0,2A,1,2A,0,2S,+,U,CC,10,9,16,15,14,13,12,11,CT74LS139,(b),1,1,1,1,1,&,Y,0,&,Y,1,&,Y,2,&,Y,3,S,A,0,A,1,双,2/4,线译码器,A,0,、,A,1,是输入端,Y,0,Y,3,是输出端,S,是使能端,输 入,输 出,S,A,0,A,1,Y,0,1,1,0,0,0,0,0,1,1,0,0,1,1,0,1,1,1,0,139,功能表,Y,1,Y,2,Y,3,1,1,1,0,1,1,1,0,1,1,1,0,1,1,1,CT74LS139,型,译码器,双,2/4,线译码器,A,0,、,A,1,是输入端,Y,0,Y,3,是输出端,S,是使能端,S,=0,时译码器工作,输出低电平有效,集成,3/8,线译码器,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS,138,三位,二进制代码输入端,8,个输出端,3,个输入使能端,译码器才能处于译码状态，否则译码器禁止译码。,用二片,138,接成,4,线,-16,线译码器,1,74LS,138（2）,74LS,138（1）,1 0 0 1,0,（,2,）译码器应用,-,数据分配器,将一个数据,分时,分送到多个输出端输出。,数据输入,控制信号,使能端,D,Y,0,Y,1,Y,2,Y,3,S,A,1,A,0,数据输出端,确定芯片是否工作,确定将信号送到哪个输出端,数据分配器的功能表,Y,3,Y,2,Y,1,Y,0,使能,控 制,输 出,S,A,0,A,1,1,0,0,0,0,0,0,1,1,0,0,1,1,0,D,0,0,0,0,0,D,0,0,0,0,0,D,0,0,0,0,0,D,0 0 1,例：用集成,3/8,线译码器构成,1,路,8,路分配器,74LS,138,D,1,0,2.,计算机输入,/,输出接口地址译码电路,计算机输入,/,输出接口地址译码电路,（,3,）,二,-,十进制显示译码器,在数字电路中，常常需要,把运算结果用十进制 数显示出来，,这就要用,显示译码器,。,二,十进制代码,译码器,驱动器,显示器,g,f,e,d,c,b,a,a.,半导体数码管,由七段发光二极管构成,例：,共阴极接法,a,b,c,d,e,f,g,0 1 1 0 0 0 0,1 1 0 1 1 0 1,低电平时发光,高电平时发光,共阳极接法,a,b,c,g,d,e,f,+,d,g,f,e,c,b,a,g,f,e,d,c,b,a,共阴极接法,a,b,c,d,e,f,g,b.,七段译码显示器,Q,3,Q,2,Q,1,Q,0,a,g,f,e,d,c,b,译码器,二,十进制代码,(,共阴极,),1,0,0,1,0,1,1,1,1,1,1,7个,4位,七段显示译码器状态表,g,f,e,d,c,b,a,Q,3,Q,2,Q,1,Q,0,a,b,c,d,e,f g,0 0 0 0 1 1 1 1 1 1 0 0,0 0 0 1 0 1 1 0 0 0 0 1,0 0 1 0 1 1 0 1 1 0 1 2,0 0 1 1 1 1 1 1 0 0 1 3,0 1 0 0 0 1 1 0 0 1 1 4,0 1 0 1 1 0 1 1 0 1 1 5,0 1 1 0 1 0 1 1 1 1 1 6,0 1 1 1 1 1 1 0 0 0 0 7,1 0 0 0 1 1 1 1 1 1 1 8,1 0 0 1 1 1 1 1 0 1 1 9,输 入,输 出,显示数码,BS204,A,0,A,1,A,2,A,3,CT74LS247,+5V,来,自,计,数,器,七段译码器和数码管的连接图,5107,a,b,c,d,e,f,g,RBI,BI,LT,A,1,1,A,2,2,LT,3,BI,4,RBI,5,A,3,6,A,0,7,GND,8,9,11,10,12,13,14,15,16,+,U,CC,CT 74LS247,CT74LS247,型译码,器的外引线排列图,a,b,c,d,e,f,g,74HC4511,显示译码器驱动液晶数码管的一个例子,3.,加法器,加法器,:,实现二进制加法运算的电路,进位,如：,0,0,0,0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来的进位,半加器实现,要考虑低位,来的进位,全加器实现,(1),半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,A,B,两个输入,表示两个同位相加的数,两个输出,S,C,表示半加和,表示向高位的进位,逻辑符号：,半加器：,CO,A,B,S,C,半加器逻辑状态表,A,B,S,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,逻辑表达式,逻辑图,&,=1,.,.,A,B,S,C,(2),全加器,输入,A,i,表示两个同位相加的数,B,i,C,i,-1,表示低位来的进位,输出,表示本位和,表示向高位的进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,A,i,B,i,C,i-1,S,i,C,i,CO,CI,(1),列逻辑状态表,(2),写出逻辑式,A,i,B,i,C,i-1,S,i,C,i,0 0 0 0 0,0 0 1,1,0,0 1 0,1,0,0 1 1 0,1,1 0 0,1,0,1 0 1 0,1,1 1 0 0,1,1 1 1,1,1,逻辑图,&,=1,1,A,i,C,i,S,i,C,i-1,B,i,&,&,半加器构成的全加器,1,B,i,A,i,C,i-1,S,i,C,i,C,O,C,O,应用举例,交通信号灯故障检测电路,交通信号灯在正常情况下，,红灯,(,R,),亮,停车，,黄灯,(,Y,),亮,准备，,绿灯,(,G,),亮,通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。,解：,灯亮,“,1,”,表示，灯灭,“,0,”,表示，,故障,“,1,”,表示，正常,“,0,”,表示，,输入信号三个，输出信号一个,(,1),列逻辑状态表,(2),写出逻辑表达式,(3),化简可得,:,为减少所用门数,将上式变换为,:,0 0 0,1,R,Y,G,F,0 0 1 0,0 1 0 0,0 1 1,1,1 0 0 0,1 0 1,1,1 1 0,1,1 1 1,1,(4),画,逻辑图,F,G,Y,R,&,1,1,&,1,1,KA,KA,发生故障时，,F,=1,，,晶体管导通,继电器,KA,通电，其触点闭合,故障指示灯亮。,