数字电路(常见时序逻辑电路—寄存器)PPT.ppt

第六章 时序逻辑电路,本章主要内容,6.1,概述,6.2,时序逻辑电路的分析方法,6.3,若干常用的时序逻辑电路,6.4,时序逻辑电路的设计方法,6.5,时序逻辑电路中的竞争,-,冒险现象,一,.,寄存器,二,.,计数器,同步计数器,异步计数器,任意进制计数器的构成方法,移位寄存器型计数器,6.3,若干常用的时序逻辑电路,数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的逻辑部件称为寄存器。,寄存器的电路结构包括两部分：,触发器,:,具有,0,，,1,两个稳定状态，所以,1,个触发器可以寄存,1,位二进制数码，,N,位寄存器由,N,个触发器组成，可存放一组,N,位二值代码。,寄存器还应具有由门电路构成的控制电路，以保证信号的接受和清除。,一、寄存器,1,、概述,只要求触发器可置,1,，置,0,，对触发器,触发方式没有要求,按照是否具有移位功能，分为：,普通寄存器（只具有,存储,功能）,移位寄存器（具有,存储,与,移位,功能）,按照数码移动的方向不同，分为单向（向左、向右）及双向寄存器；,按照数码输入输出方式不同，可有四种工作方式：串行输入,-,串行输出、串行输入,-,并行输出、并行输入,-,串行输出、并行输入,-,并行输出。,一、寄存器,2,、寄存器的分类,3,、介绍三种寄存器,普通,寄存器,74HC175,单向移位寄存器,双向移位寄存器,74LS194A,一、寄存器,3.1,普通寄存器,74HC175,电路结构,四个边沿触发的,D,触发器,D,0,D,3,数据输入端；,Q,0,Q,3,数据输出端；,CLK,时钟端；,R,D,是异步置,0,端；,3.1,普通寄存器,74HC175,功能描述,异步清零：,无论触发器处于何种状态，只要,R,D,=0,输出,Q,i,=,0,;,不需要异步清零时，应使,R,D,=,1,;,送数：,当,R,D,=,1,，且,CLK,上升沿时,并行送数，使得,Q,0,n+,1,=D,0,Q,1,n+,1,=D,1,Q,2,n+,1,=D,2,Q,3,n+,1,=D,3,。,保持：,当,R,D,=,1,，且,CLK,=0,时，各触发器保持原状态不变；,功能表,输 入,输 出,R,D,CLK,D,0,D,3,Q,0,n+1,Q,3,n+1,0,0 0 0 0,1,d,0,d,3,d,0,d,3,1,0,Q,0,n,Q,3,n,3.1,普通寄存器,74HC175,74HC175,：带异步清零端的,4,位寄存器；,并行输入,并行输出方式；,3.2,单向移位寄存器,电路结构,D,I,串行数据输入端；,D,O,串行数据输出端；,Q,0,Q,3,并行数据输出端；,CLK,时钟端；,异步清零,R,D,R,R,R,R,3.2,单向移位寄存器,（,1,）,由给定电路，写出各触发器驱动方程,异步清零,R,D,R,R,R,R,D,0,=D,I,D,1,=Q,0,n,D,2,=Q,1,n,D,3,=Q,2,n,.,电路分析：,3.2,单向移位寄存器,（,2,）,将驱动方程带入,D,触发器特性方程,(,Q,n+1,=D,),得到状态方程,;,输出方程与状态方程相同。,异步清零,R,D,R,R,R,R,Q,0,n+1,=D,I,Q,1,n+1,=Q,0,n,Q,2,n+1,=Q,1,n,Q,3,n+1,=Q,2,n,电路分析：,D,0,=D,I,D,1,=Q,0,n,D,2,=Q,1,n,D,3,=Q,2,n,注：对于同步时序电路，时钟来自同一脉冲源，可以省略,.,3.2,单向移位寄存器,（,3,）,写出状态转换表,/,时序图,电路分析：,设初态,Q,3,Q,2,Q,1,Q,0,=0000,，且在第,1,个时钟作用前输入端口,D,I,=0,连续四个时钟周期内输入数据为“,1,0,1,1,”,，带入状态方程,:,Q,0,n+1,=D,I,Q,1,n+1,=Q,0,n,Q,2,n+1,=Q,1,n,Q,3,n+1,=Q,2,n,CLK,顺,序,输入数据,D,I,Q,0,n+1,Q,1,n+1,Q,2,n+1,Q,3,n+1,0,0,0,0,0,0,1,0,0,0,0,0,0,1,1,1,0,1,0,1,0,1,1,1,2,0,3,1,4,1,3.2,单向移位寄存器,异步清零,R,D,R,R,R,R,Q,0,=1,Q,1,=1,Q,0,=0,Q,2,=1,Q,1,=0,Q,0,=1,Q,3,=1,Q,2,=0,Q,1,=1,Q,0,=1,经过,4,个时钟周期后，串行输入,的,4,位二进制码全部移入了移位,寄存器中，同时在,4,个触发器的,输出端得到并行输出代码。因,此，利用移位寄存器,可实现代,码的,“,串行,-,并行,”,转换。,3.2,单向移位寄存器,（,3,）,写出,状态转换表,/,时序图,电路分析：,（,4,）功能描述,异步清零：,无论触发器处于何种状态，只要,R,D,=0,输出,Q,i,=,0,;,寄存器处于,“,右移,”,工作状态：,当,R,D,=,1,，,CLK,到达时，各触发器按前一级触发器原状态翻转；数据依次右移一位；,3.3,双向移位寄存器,为了便于扩展逻辑功能、增加使用的灵活性，在移位寄存器电路上附加了,左右移控制,、,数据并行输入,、,保持,、,异步置零,等功能。,74LS194A,为,4,位双向移位寄存器。,3.3,双向移位寄存器,电路组成及工作原理,S,=S,1,S,0,Q,1,+S,1,S,0,Q,0,+S,1,S,0,Q,2,+S,1,S,0,D,1,R=S,通过控制,S,1,S,0,可以选择,194A,的工作状态：,D,1,Q,1,Q,2,S,1,S,1,S,0,S,0,R,D,(2),R,D,=,1,，,S,1,S,0,=00,：,S=Q,1,R=Q,1,;,当,CLK,时，,FF,1,置为,Q,1,n+1,=,Q,1,.,“,保持”,(3),R,D,=,1,，,S,1,S,0,=01,：,S=Q,0,R=Q,0,;,当,CLK,时，,FF,1,置为,Q,1,n+1,=,Q,0,.,“,右移”,(4),R,D,=,1,，,S,1,S,0,=10,：,S=Q,2,R=Q,2,;,当,CLK,时，,FF,1,置为,Q,1,n+1,=,Q,2,.,“,左移”,(5),R,D,=,1,，,S,1,S,0,=11,：,S=D,1,R=D,1,;,当,CLK,时，,FF,1,置为,Q,1,n+1,=,D,1,.,“,并行输入”,Q,n+1,=S+,R,Q,n,(1)R,D,=,0,时；触发器置零。,CLK,R,D,S,1,S,0,工作状态,0,置零,1,0,0,保持,1,0,1,右移,1,1,0,左移,1,1,1,并行输入,功能表,