组合逻辑电路(半加器全加器及逻辑运算)(课堂PPT).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,实验二 组合逻辑电路（半加器全加器及逻辑运算）,实验二,组合逻辑电路,1.掌握组合逻辑电路的功能测试；,2.验证半加器、全加器的逻辑功能；,3.学会二进制的运算规律。,一、实验目的,1,二、实验仪器,1、数字电路实验箱一台,2、器件,74LS00 二输入端四与非门 3片,74LS86 二输入端四异或门 1片,74LS54 四组输入与或非门 1片,2,1、实验芯片介绍,三、必须掌握的知识点,3,2、什么是组合逻辑电路,数字逻辑电路分为两大类：,1、,组合,逻辑电路；,2、,时序,逻辑电路。,组合,逻辑电路特点：电路当前得输出仅取决于,当前,的输入信号，输出信号随输入信号的变化而改变，,与电路原来的状态无关，,这种电路无记忆功能。这就是组合逻辑电路在逻辑功能上的共同特点。,三、必须掌握的知识点,4,3、组合逻辑电路的分析方法,从给定组合逻辑电路图找出输出和输入之间的,逻辑关系,分析其逻辑功能。,（1）根据给定逻辑电路图,从电路的输入到输出,逐级写出输出变量对应输入变量的逻辑表达式。,（2）由写出的逻辑逻辑表达式,列出真值表。,（3）从逻辑表达式或真值表.分析出组合逻辑电路的,逻辑功能。,三、必须掌握的知识点,5,4、组合逻辑电路的设计方法,三、必须掌握的知识点,将文字描述的逻辑命题，转换为真值表：,a,、分析事件的,因果关系,，确定输入和输出变量。一般总是把引起事件的,原因定为输入变量,，把引起事件的,结果定为输出变量,；,b,、定义逻辑状态的含义，即给,0,，,1,逻辑状态赋值，确定,0,，,1,分别代表输入、输出变量的两种不同状态；,c,、根据因果关系列出真值表。,由真值表写出逻辑表达式，并进行化简。化简形式应根据所选门电路而定；,画出逻辑电路图。,6,5、半加器与全加器,三、必须掌握的知识点,两个二进制数之间的算术运算无论是加、减、乘、除，在计算机中都是化做若干步加法运算进行的。因此，加法器是构成算术运算器的基本单元。,半加器：,不考虑低位来的进位,加法叫半加；能完成半加功能的电路叫半加器。,全加器：,考虑低位来的进位加法称为全加,。能完成全加功能的电路叫全加器。,7,半加器逻辑符号,半加器,A,加数,B,被加数,C,O,进位输出,S,半加和,全加器逻辑符号,进位输入,加数,全加和,全加器,进位输出,被加数,8,（1）1位半加器（,Half Adder）,不考虑低位进位，将两个1位二进制数,A、B,相加的器件。,半加器的真值表,逻辑表达式,1,0,0,0,C,0,1,1,1,1,0,1,0,1,0,0,0,S,B,A,半加器的真值表,B,A,B,A,S,+,=,如用与非门实现最少要几个门?,C=,AB,逻辑图,9,（,2）全加器（,Full Adder,）,1,1,1,0,1,0,0,1,1,0,0,1,0,1,0,0,全加器真值表,全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,C,S,C,B,A,10,于是可得全加器的逻辑表达式为,11,加法器的应用,1,1,1,0,1,0,0,1,1,0,0,1,0,1,0,0,全加器真值表,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,C,S,C,B,A,ABC,有奇数个1时S为1；,ABC,有偶数个1和全为0时,S为0。,-用全加器组成三位二进制代码,奇偶校验器,12,1、组合逻辑电路功能测试,选择7400两片连接如下电路；A、B、C接电平开关，Y1、Y2接电平显示发光管，改变A、B、C的状态填表，,并写出Y1、Y2的逻辑表达式；,将运算结果与实验结果比较。,四、实验内容,13,LED显示,逻辑电平,操作说明,四、实验内容,14,2、测试用异或门和与非门组成的半加器逻辑功能,在实验箱上用异或门和与非门组成如下电路，输入接电平开关，输出端Y、Z接电平显示发光二极管；改变输入状态，记录输出结果。,四、实验内容,15,3、测试全加器的逻辑功能,写出以下电路的逻辑表达式；,根据表达式列出真值表；根据真值表画逻辑函数的卡诺图；连接电路，根据不同的输入状态，记录输出结果。,16,4、测试用异或、与或和非门组成的全加器,写出用异或门、与或非门、非门组成全加器的逻辑表达式；,连接电路，注意,与或非门不用的输入端接地,；,根据不同的输入状态，记录输出结果。,1,4,2,5,3,2,6,12,2,1,13,3,1,6,。,。,74LS86,74LS54,74LS00,注意：74LS54,3或4或5接地，,9或10或11接地,17,五、实验报告,1、整理实验数据、图表并对实验结果,进行分析讨论。,2、总结组合逻辑电路的分析方法。,关于悬空的问题无论是TTL还是CMOS多余或暂时不用的输入端不能悬空，可按以（1）与其它输入端并联使用。（2）将不用的输入端按照电路功能要求接电源或接地。比如将与门、与非门的多余输入端接电源，将或门、或非门的多余输入端接地。,18,下次预习内容,实验三 触发器（一）RS，D，JK,19,六、实验结束,1、整理好工具，把连接线拉直并整齐放到一起；,2、关闭所用仪器电源开关、把仪器放好；,（探头不用拔掉）,3、整理好抽屉方可离开；,4、清理个人周围卫生。,请大家自觉遵守！谢谢！,THE END,20,