高清晰度数字电视传输系统设计与实现.doc

高清楚度数字电视传输系统设计与实现

    摘要: 系统级设计方法为复杂电子系统设计提供了一个全新步骤, 对DMB-T系统抗干扰性能、 多径性能和同时性能进行了系统仿真与分析。
    关键词: 系统级设计 数字电视 多径 同时 仿真
在有限带宽内传输高清楚度数字电视对视频、 音频压缩编码和信道编码都提出了更高要求, 而且在进行地面传输情况下, 无线环境多种衰减和干扰也不可避免, 同时考虑到移动环境下接收需求, 在新一代地面数字电视传输系统中必需引入无线通信最新技术。数字电视广播和现代数字通讯技术结合, 使得传统电视传媒得以在通信网络基础上新生。
清华大学在综合吸收国外已经有高清楚度数字电视标准优点基础上, 完全自主地开发完成了“地面数字多媒体电视广播传输协议DMB-T”, 并申请了职务发明专利。在深圳举行第二届中国国际高新技术结果交易会上, 清华大学对此项技术进行了全方面展示, 得到众多教授肯定。
在DMB-T系统设计中采取了Cadence企业系统级设计与仿真软件SPW（Signal Processing Worksystem）。在大型系统设计中只有实现算法和系统级优化, 才能对系统性能有极大提升, 因为它比底层优化含有更大优化空间。
以Cadence企业软件工具为例, 对应系统级设计步骤如图1所表示。
传统电子设计步骤通常从硬件描述语言VHDL或Verilog开始, 直接进行与硬件相关优化, 而真正高层算法优化十分有限。这种设计思想在系统规模较小, 对应算法也较成熟时比较适用, 而现在电子设计规模越来越大, 复杂度越来越高, 很大工作量都会集中在前期高层算法开发上, 以前步骤将不再满足需要。
系统级设计方法是指设计是首先利用专门系统级设计工具（如SPW）来进行算法开发, 与传统设计方法不一样是系统级设计工具能够使用户从繁琐硬件实现中解脱出来, 集中精力于对应算法开发, 经过仿真来验证系统算法可行性并得到性能指标。算法确定以后, 设计者再经过硬件设计系统（Hardware Design System）和软硬件协同仿零点接口（Co-Sim）把系统级设计结果转换为硬件描述语言（VHDL或Verilog）,再用FPGA或ASIC实现。
1 理想系统仿真
数字电视传输系统包含调制、 编码、 发送和接收、 解码、 解调很多子系统, 但信道建模对系统性能含相关键意义。DMB-T中采取关键技术是OFDM正交频分复用, 在信道估量和同时算法上比欧洲DVB-T有很大改善。在设计方法学上, 可先考虑建立信道噪声和干扰不存在理想传输信道, 着重调制、 解调、 编码与解码系统设计, 先建立一个理想系统模型。
对调制方法、 纠错外码、 时域和频域交织编码、 纠错内码描述如图2所表示。在调制和编码过程中提供了若干种可选模式, 如外码选择高数据率RS（208, 200）或高何护率RS（208, 188）等。这关键是为了对不一样数据提供不一样优先级和保护等级, 达成分层传输目。
理想系统仿真关键是为了验证系统信号传输步骤正确性。本设计是一个数字电视设计, 所以最直观方法就是对传输系统输入一个MPEG2码流, 在系统输出端观察接收到码流并用MPEG2播放器播放, 这么能够看到理想系统中整个数据通道设计是完全正确。用SPW能够方便地调整参数及替换相关模块, 方便系统总体性能最好。对应接收过程是解码、 解交织、 解调制过程, 选择何种模式及选择什么参数只需在设计中简单地修改即可, 不停调整参数和模块可实现系统总体性能最优化。
能够看出, DMB-T含有很强前向纠错能力。从理论上来说, 采取OFDM调制在接收机中FFT能够平滑掉短连续时间多种脉冲, 所以应该对时间域脉冲干扰更为健壮; 而高保护率RS（208, 188）码和（104, 2）、 （52, 4）模式交织编码也使DMB-T含有很强抗脉冲干扰能力。
DMB-T采取OFDM正交多载波调制, 使用大量子载波来进行数据传输, 单频干扰会损害少许子载波, 而丢失数据很轻易就能够经过纠错编码来纠正。所以DMB-T也含有很强抗单频干扰能力。
用通用比较标准来看, 在AWGN信道下DMB-T对SDTV载噪比容限（Eb/No）为7.8dB, 而对HDTV载噪比容限为10.8dB。这里利用了分层传输思想, 有两个不一样结果, 但即使是对于HDTV来说DMB-T也含有较为突出抗噪性能。
2 高斯白噪声AWGN和多径性能研究
在建立理想系统以后需要添加多径信道模型和对应信道估量及处理模块, 因多径建模和信道估量算法相对较为复杂, 故仿真较耗时。除了参数仿真, 还做了MPEG2码流仿真。用SPW得到仿真界面如图2所表示。
可用鼠标调整图中按钮和滚动条, 从而达成交互式调整系统参数目。图右上角对应美国和欧洲定义无线信道多径模型, 设计中点击对应按钮加入对应多径模型, 就能够得到对应仿真结果。对于指定多径模型, 可调整信噪比观察不一样仿真结果。用户仿真时可选图3右上角“adjustable multipath”按钮任意设定多径模型并设定图3右半部分多径参数和完成对应仿真。图3对应美国家标准准mpath_b信道模型, 而左下部分是本系统依据接收信号作出信道估量结果。能够看出这二者是非常匹配。
DMB-T系统中是在时域插入序列, 利用信道冲击响应来进行信道估量, 对数据传输率影响为7%。高斯噪声和时变信道对本信道估量算法影响并不大, 而且因为在开发设计过程中对算法进行了较多优化与改善, 所以本系统在抗多径干扰方面含有突出性能, 对移动接收环境尤其适用。对系统参数仿真结果如图4所表示。
3 系统同时性能仿真
为了评定系统同时性能, 设计了专门同时电路, 包含transmitter、 Code acquisition、 STR、 AFC、 FFT和Channel Estimation等部分, 完整地实现了系统同时功效。仿真交互式界面如图5所表示。
图5中Time(ms)域示出是实际系统运行时间（与仿真时间不一样）, 下面各域表示频率仿移、 时间偏移以及设计系统同时电路估量出来频偏和时偏, 在捕捉同时序列后“Code Acquisition Lock”域由红变绿, 右半部分域表示了信道估量之前和以后对应星座图。会仿真能够得到整个码同时捕捉时间仅仅需要5ms, 这比同时系统同时时间大大缩短, 且时偏和频偏纠正都达成了设计要求。
在DMB-T中同时利用了时域和频域信息进行采样时钟同时, 利用扩频伪PN序列进行载波同时, 信号捕捉时间缩短为5ms, 并在20ms以内就能够完成时域和频域纠正, 系统实现同时。
4 设计实现步骤
以往设计步骤中没有系统仿真这一步, 通常是在硬件完成以后才能进行修改和优化, 而在系统级这个层次上进行算法优化和参数调整不仅成本低, 而且效率也很高。经过不停调整系统参数和改善相关算法得到最优性能和理论上最优参数。以前面能够看出, 采取SPW软件进行系统级设计与仿真能够让设计者把关键精力放在系统算法实现及优化上, 而无须过多地考虑具体硬件实现。
当这些系统级仿真都全部完成以后, 如图1步骤图所表示, 采取Cadence企业硬件设计系统HDS、 Verilog仿真软件Verilog-XL和NC-Verilog、 SPWt Verilog协同仿真软件等把SPW中系统级设计转换为RTL级Verilog硬件描述语言, 用FPGA实现、 PCB布极进行验证。对FPGA实现原形样机进行实地测试以后, 能够把完整设计做成专用集成电路（ASIC）。