采用工艺设计的四功率放大器共源共栅.doc

Design of a 2.4GHz Power Amplifier Implement in 0.18um CMOS Technology
摘 要: 文章介绍了采取TSMC 0.18um CMOS工艺设计2.4GHz WLAN (无线局域网)功率放大器, 放大器采取并联拓扑结构设计, 改善了功率附加效率（PAE）。在3.3V工作电压下, 其压缩点输出功率为21dBm, 最大输出功率22.3dBm, 最大功率附加效率PAE高于38％, 可应用于无线局域网802.11b标准系统。
关键词: 无线局域网; 功率放大器; CMOS; PAE
Abstract: This paper presents a design of a 2.4GHz CMOS power amplifier based on a TSMC 0.18um CMOS technology for WLAN system. We present a power amplifier with a parallel structure that improves power efficiency. With a supply voltage of 3.3V,its Pout1dB is 21dBm,the maximum output power is 22.3dBm,the maximum Power Added Efficiency( PAE) is over 38%. It can be used in IEEE 802.11b Wireless LAN systems.
Keywords: WLAN; power amplifier; CMOS; PAE
1 引言
多年来, 运行于2. 4GHz ISM频段无线局域网WLAN得到了快速发展。其中基于IEEE 802. 11b标准无线局域网因为其11Mbps高传输速率满足了目前主流用户需求, 发展尤为快速。无线局域网快速发展迫切需要低功耗、 低成本实现和处理方案, 而亚微米、 深亚微米技术不停发展,使得Si基CMOS工艺在数GHz频段上RFIC基础上可与GaAs RFIC一争高下, 其本身又含有低价格、 低功耗和高集成度特点以及和基带数字电路工艺相兼容,最终能够实现片上系统(SOC)特点。所以用Si基CMOS工艺实现RFIC成为多年来国际上热点研究领域[1]。基于CMOS工艺实现射频系统对于像无线局域网WLAN这么短距离无线通信系统变得非常有竞争力。本文介绍WLAN系统中关键模块—功率放大器电路设计。
2 功率放大器电路设计
一个经典功率放大器通常包含输入匹配网络、 晶体管放大电路、 阻抗变换网络、 直流偏置和输出阻抗匹配网络[2], 如图1所表示。

图1 功率放大器结构框图
2.1 输入匹配网络设计
因为晶体管输入阻抗是复数, 为了降低输入端信号反射, 必需要有输入匹配网络, 使电路输入阻抗与源阻抗(50Ω) 匹配。如图2所表示, 由C1、 L1、 C2、 L2分别组成L形网络实现电路输入阻抗与源阻抗匹配, C3、 C4、 C5、 C6为隔直电容。经过仿真得到输入端反射系数S11约为-20 dB。
2.2 输出匹配网络设计
因为0.18umCMOS工艺提供电源电压比较低, 为了在输出端取得较大输出功率, 就必需使负载阻抗经过输出网络阻抗变换后, 在放大电路输出端展现出较小值, 从而提升输出功率。如图2所表示, 输出网络由C7、 C9、 L3及C8、 C10、 L4组成, 完成阻抗变换和滤波功效, C7、 C8同时也为隔直电容。因为输出电流很大, 极难实现全部元件片内集成, 在此RFC(扼流电感) 、 C7、 C8、 C9、 C10、 L3、 L4均为片外分立元件。

图2 功率放大器电路结构示意图
2..3 放大电路设计
为达成设计目, 本文采取了共源共栅（Cascode）技术、 差分结构以及两管并联拓扑结构来进行设计, 如图2所表示。
Cascode技术是模拟电路中常采取一个电路设计技术, 它能够增加低频放大器输出阻抗和增益, 降低Miller电容影响, 提升输入输出之间隔离度。在设计PA时, 晶体管所能承受最高电压Vmax受到晶体管击穿电压限制, 而最小电压则受到Knee电压限制, 而功率放大器采取Cascode技术能够减轻晶体管击穿电压压力, 提升功率放大器输出电压摆幅, 从而降低对晶体管最大电流能力要求, 提升功率放大器效率, 并减小输出晶体管尺寸。
差分结构因为其对称结构特点, 能够在较低电源电压下得到较大输出动态范围, 提升放大器输出电压摆幅, 同时能够有效抑制电源上存在噪声和从衬底或连线耦合过来噪声, 降低功率放大器对封装寄生效应灵敏度, 还能够降低功率放大器对芯片其它电路干扰[3]。
本文采取两管并联拓扑结构, 它与传统并联方法类似, 但却大大提升了功放线性度。如图2所表示, 一个MOS管工作在A类状态, 另一个工作在B类（实际工作在AB类, 靠近B类放大, 在此可视为工作在B类状态）。和其她传统功率放大器相比, A类放大器能提供愈加好线性度, 但它也消耗了更多直流功率。B类放大器却含有比A类放大器愈加好效率。A类和B类放大器并联工作能改善线性工作范围和工作效率。电路增益由A类放大器和B类放大器共同提供。输入信号较小时, 电路增益关键由A类放大器提供, 此时B类放大器作为A类放大器赔偿, 伴随输入信号增大, B类放大器增益随之增大, 当输入信号足够大时, B类放大器提供关键增益而A类放大器作为赔偿。因为信号较大时, A类放大器增益较小, 所以设计使A类放大器MOS管较小, 同时使偏置电压较小来改善效率[4-6]。
3 仿真结果
此次设计采取Cadence企业SpectreRF软件对电路进行了仿真和优化。电路元件采取是TSMC 0.18um CMOS工艺RF模型, 放大器中晶体管工作在大信号状态, 非线性效应非常显著, 所以设计放大器电路时, 小信号电路等效模型不再适用, 必需充足考虑晶体管非线性特征。图3所表示为模拟得到Pout、 PAE及放大器增益随输入功率改变曲线。如图可知, 在输入功率小于-3dBm信号范围内, 该放大器功率增益大于22dB。在1dB功率增益压缩点处, 输入功率为-0.458dBm, 输出功率为21dBm, 功率附加效率( PAE) 约为36%。

图3 功率放大器仿真结果
图4所表示为在大信号S参数分析中得到S参数数值。在所要求工作频段中, 输入匹配基础达成设计要求。

图4 功率放大器S参数仿真结果
4 结论
采取TSMC 0.18um CMOS工艺RF模型设计了工作于2.4GHz功率放大器, 采取两管并联拓扑结构, 改善了线性度, 提升了功率附加效率PAE, 应用Cadence企业SpectreRF软件对电路进行了模拟, 仿真结果表明最大输出功率可达22.3dBm, 对应PAE超出38％, 功率增益约为20.5dB, 可望集成在无线局域网802.11b标准系统芯片中。
参考文件
[1] 姬建伟, 宋家友等 一个低功耗高线性度低噪声放大器设计[J], 微计算机信息, ,5-2:280-282;
[2] 宗国翼等 可用于无线局域网802. 11a标准5GHz CMOS功率放大器设计[J], 电子器件, ,28-1:161-163;
[3] Tirdad Sowlati, Domine M. W. Leenaerts  “A2.4GHz 0.18um CMOS self-biased cascode power amplifier” [J], IEEE JOURNAL OF SOLID-STATE CIRCUITS, ,38-8:1318-1324;
[4] Ulrich L.Rohde, Devid P.Newkirk 著, 刘光祜,张玉兴 译 无线应用射频微波电路设计[M], 电子工业出版社, :486-487
[5] Sin Sai Weng, Lai Keng Chong, Chiang Kuok Vai, Choi Wai Wa, Tam, K.W, Martins, R.P  “An analytical linearization method for CMOS MMIC power amplifier using Multiple Gated Transistors” [J], IEEE ASIC..Proceedings.4th International Conference, Oct :670-672
[6] Kim.B, Jin-Su Ko, Lee.K, “Highly linear CMOS RF MMIC amplifier using multiple gated transistors and its Volterra series analysis” [J], IEEE Microwave Symposium Digest, May :515-518 

本文作者创新点: 本文采取两管并联拓扑结构, 与传统并联方法类似。两个MOS管一个工作在A类, 另一个工作在AB类（靠近B类）状态, 这种并联结构改善了功率放大器线性工作范围和工作效率, 其1dB压缩点输出功率为21dBm, 对应PAE为35％。
作者介绍: 陈迪平（1962－）, 男, 汉族, 湖南大学物理与微电子科学学院副院长, 微电子学与固体电子学专业副教授, 关键研究方向为电子系统及专用集成电路。
作者介绍: 陈波（1982-）, 男, 汉族, 湖南大学物理与微电子科学学院, 微电子学与固体电子学专业硕士硕士, 关键研究方向为射频集成电路
联络方法: 湖南大学物理与微电子科学学院微电子试验室 陈波（收） 邮编410082