国家开放大学计算机组成原理期末复习指导及答案.doc

计算机组成原理期末复习指导
期末考试题型举例
题型包含选择题（单项选择）、判断题、简答题和计算题。下面给每种题型列举1-2道样题，以及对应参考答案及评分标准。
1．选择题（每小题3分，共36分）
（1）在定点二进制运算器中，加法运算通常经过来实现。
A．原码运算二进制加法器B．反码运算二进制加法器
C．补码运算十进制加法器D．补码运算二进制加法器
答案：D
（2）变址寻址方式中，操作数有效地址等于加形式地址。
A．基址存放器内容B．堆栈指示器内容
C．变址存放器内容D．程序计数器内容
答案：C
（3）将RAM芯片数据线、地址线和读写控制线分别接在一起，而将片选信号线单独连接，其目标是。
A．增加存放器字长B．增加存放单元数量
C．提升存放器速度D．降低存放器平均价格
答案：B
2．判断题（每小题3分，共15分）
（1）输入输出指令功效是进行CPU和I/O设备之间数据传送。（）
答案：√
（2）半导体ROM信息可读可写，且断电后仍能保持记忆。（）
答案：×
（3）在采取DMA方式传输数据时，数据传送是在DMA控制器本身发出控制信号控制下完成。
答案：√
3．简答题（每小题7-8分，共29分）
（1）简述计算机运算器部件主要功效。
答：主要功效包含（1）由其内部算术与逻辑运算部件ALU完成对数据算术和逻辑运算；（2）由其内部一组存放器负担对将参加运算数据和中间结果暂存；（3）作为处理机内部数据传送通路。
（2）确定一台计算机指令系统并评价其优劣，通常应从哪几个方面考虑？
答：主要从以下四个方面进行考虑：
a．指令系统完备性，以惯用指令齐全、编程方便为优；
b．指令系统高效性，以程序占内存空间少、运行速度快为优；
c．指令系统规整性，以指令和数据使用规则统一简单、易学易记为优；
d．指令系统兼容性，以同一系列低级机程序能在新高档机上直接运行为优。
（3）相对主存来说，高速缓冲存放器CACHE具备什么特点？它在计算机系统中是怎样发挥它作用？
答：CACHE具备容量很小但读写速度非常快特点。因为少许一些数据和指令是CPU重复用到，若将它们从主存复制到CACHE中，CPU就无须在下次使用这些信息时访问慢速主存，而是从快速CACHE中直接得到。所以，CACHE起到了缓解主存速度跟不上CPU读写速度要求矛盾，提升了CPU运行效率。
4．计算题（每小题10分，共20分）
1．将十进制数（0.71）10变换成BCD码、二进制数和16进制数，将（1AB）16变换成二进制数和十进制数。二进制需要小数点后保留8位。
答案：（0.71）10＝（0.01110001）BCD＝（0.10110101）2＝（0.B5）16
（1AB）16＝（）2＝（427）10
注：以上括弧外数字均是下角标。
2．已知X＝－0.1101，Y＝0.0001，分别计算X和Y原码、补码、－X和－Y补码、X＋Y补码、Y－X补码。
答案：[X]原＝（1.1101）、[X]补＝（1.0011）、[－X]补＝（0.1101）
[Y]原＝（0.0001）、[Y]补＝（0.0001）、[－Y]补＝（1.1111）
[X＋Y]补＝（1.0100）
[Y－X]补＝（0.1110）
注：以上括弧外原、补二字均是下角标。
张晓红：回复：期末考试题型举例――谢谢提供

形考作业指导1
计算题：
1．将十六进制数据14.4CH表示成二进制数，然后表示成八进制数和十进制数。
说明：
十进制数（Decimal number）用后缀D表示或无后缀
二进制数（Binary number）用后缀B表示
八进制数（Octal number）用后缀Q表示
十六进制数（Hexadecimal number）用后缀H表示
14.4CH=(14.4C)16
2．对以下十进制数表示成8位（含一位符号位）二进制数原码和补码编码。
（1）17；
（2）-17
提醒：(17)10=(10001)2
8位二进制数原码：(0 0010001)原
8位二进制数补码：(0 0010001)补
若完成有困难，提议阅读教材第20页

3．写出X＝10111101，Y＝－00101011双符号位原码、反码、补码表示，并用双符号补码计算两个数差。
提醒：阅读教材第38页 ，注意：双符号位、模4、判别溢出等概念

形考作业指导2
选择题：
加法器采取并行进位目标是_____。
A．提升加法器速度B．快速传递进位信号
C．优化加法器结构　　 D．增强加法器功效
提醒：
二进制并行加法器是一个能并行产生两个二进制数算术和组合逻辑部件
按其进位方式不一样，可分为串行进位二进制并行加法器和并行（超前、先行）进位二进制并行加法器两种类型
为了提升加法器运算速度，必须设法减小或去除因为进位信号逐层传送所花时间，使各位进位直接由加数和被加数来决定，不需依赖低位进位，而是由逻辑电路依照输入信号同时形成各位向高位进位
代价：增加一些处理进位信号逻辑器件
位数再多些话，还可采取分层 分组并行进位方式

简答题：
假定 X = 0.0110011*211（11是指数）， Y = 0.1101101*2-10（10是指数） （此处数均为二进制），在不使用隐藏位情况下，回答以下问题：
（1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出该浮点数能表示绝对值最大、最小（正数和负数）数值；
提醒：教材第27页，第2章内容

本题4位移码是23+ X，其表示范围 -23≤X <23（注：3是2指数）。所以该浮点数阶码几个经典值：
X= (7)10= ( 111)2， [X]移=1 111；
X=(+1)10= ( 001)2， [X]移=1 001；
X=(+0)10= ( 000)2， [X]移=1 000；
X=(-0)10= -( 000)2，[X]移=1 000；
X=(-1)10= -( 001)2，[X]移=0 111；
X=(-8)10= -(1000)2，[X]移=0 000
注意：浮点数还有许多约定和标准，本题若改阶码和尾数用补码表示，规格化，IEEE754标准，结果是不一样

形考作业指导3
选择题：
在设计指令操作码时要做到_____（可多项选择）。
A．能区分一套指令系统中全部指令
B．能表明操作数地址
C．长度随意确定
D．长度适当规范统一
提醒：
操作码用于指明本条指令功效。在一套指令系统中必须具备唯一性
操作数地址是指令中独立于操作码外另外部分

教材第67页：
“指令字长度，多数情况下就确定为计算机字长，即一条指令占用计算机一个字，由几个字节组成，比如2、4、6、8个字节，但并不一定要求全部指令字长都相同，比如，一个计算机字中，能够存放几条很短指令，长指令也可能占用多个计算机字，目标在于提升资源利用率。”
组织方案：定长、变长两种

判断题：
计算机指令越多，功效越强越好。
提醒：教材第75页，指令系统问题
RISC和CISC对比
P = I ´ CPI ´ T
P 表示执行一段程序所用时间
I 表示该程序中包含指令总条数
CPI 为执行一条指令所需要机器周期数
T 为每个机器周期长度
请对照完成作业。

形考作业指导4
判断题：
程序计数器PC主要用于处理指令执行次序问题。
提醒：
阅读教材第91、92页，控制器功效和组成
要求对控制器4个子部件很熟悉
（1）程序计数器（PC）：存放下一条指令地址
（2）指令存放器（IR）：接收并保留从内存中读来指令内容
（3）指令执行步骤标识线路：标识每条指令各个执行步骤相对次序关系
（4）全部控制信号产生部件：形成并提供当前执行步骤各部件要用到控制信号

这一章类似这些概念是必考内容。

形考作业指导5
选择题：
某SRAM芯片容量为1K×8位，除电源和接地端外，连同片选和读/写信号该芯片引出线最少数目应为_____。
A．23 　B．25 　C．50 　D．20
提醒：
阅读教材第118页，图6.5及相关文字说明

判断题：
CPU访问存放器时间是由存放器容量决定，存放器容量越大，访问存放器所需时间越长。
提醒：阅读教材第115页，主存放器技术指标。
存放容量＝存放字数×字长
存取时间：从开启一次存放器操作到完成该操作所经历时间
存放周期：存放器进行一次完整地读写操作所需全部时间，比存取时间大
存放器带宽：单位时间可写入存放器或从存放器取出信息最大数量

简答题：
什么是随机存取方式？哪些存放器采取随机存取方式？
提醒：按存取方式查阅存放器分类
次序存取、串行存取：磁带机
直接存取：磁盘机
随机存取：随机地存取，CPU对任一个存放单元存取时间相同，与位置无关。
静态随机存放器（SRAM）
动态随机存放器（DRAM）
* 随机存放器（*RAM）
每次存放器都占15分以上

形考作业指导6
判断题：
DMA控制器经过中止向CPU发DMA请求信号。
提醒：教材第173、174页
DMA方式基本概念和传送过程，图7.10
DMA预处理阶段：外设向DMA控制器发DMA请求，再由DMA控制器向CPU发总线请求。
DMA后处理阶段：DMA控制器向CPU发中止请求。

简答题：
CPU在每次执行中止服务程序前后应做哪些工作？
提醒：教材第172页，中止处理、中止返回
CPU执行中止服务程序前：
CPU响应中止之后， 在执行中止服务程序前，要进行：① 关中止；
② 保留断点和被停下程序现场信息；
③ 判别中止源，转中止服务程序入口地址；
④ 开中止，方便响应更高级别中止请求。
CPU执行中止服务程序后：
① 关中止；
② 恢复现场信息和恢复断点；
③ 开中止；
④ 或响应更高级别中止请求，或返回断点进入主程序。

简答题：
CPU在每次执行中止服务程序前后应做哪些工作？
提醒：教材第172页，中止处理、中止返回
CPU执行中止服务程序前：
CPU响应中止之后， 在执行中止服务程序前，要进行：① 关中止；
② 保留断点和被停下程序现场信息；
③ 判别中止源，转中止服务程序入口地址；
④ 开中止，方便响应更高级别中止请求。
CPU执行中止服务程序后：
① 关中止；
② 恢复现场信息和恢复断点；
③ 开中止；
④ 或响应更高级别中止请求，或返回断点进入主程序。

常见问题解答1
为了帮助大家复习，我汇总了一些常见问题，供大家碰到问题时看看。
1．计算机组成原理有点难，应怎样进行学习？
本课程跟其余课程确定有点不一样，它是本专业唯一一门计算机硬件类专业基础课，它先修课是数字电子电路，同时还要学一点数制转换概念，然后才是组成一个独立计算机系统几大功效部件原理介绍。可见，这门课难度一是数学层面，二是电学层面，需要有一定基础课知识。咱们都是成年学生，可能有些基础知识很久没用忘得差不多了，没关系，边学边补吧。

2．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更主要？
计算机系统：计算机硬件、软件和数据通信设备物理或逻辑综合体。
计算机硬件：计算机物理实体。
计算机软件：计算机运行所需程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，所以一样主要。

3．计算机组成原理中，KB和K有什么区分？
在日常生活中，我们所用数大都是十进制。而计算机中信息单位都是以二进制表示，惯用信息单位有位和节。
位，也叫比特，记为bit或b,是计算机最小单位，表示1个二进制数位。
字节，记为Byte或B，是计算机中信息基本单位，表示8个二进制单位。
计算机中，将1024字节称为1K，1024字节称为1K字节，记为1KB；
将1024K称为1M，1024K字节称为1M字节，记为1MB（通常称为1兆）；
1024M称为1G字节，记为1G字节，记为1GB。

4．字和字节有什么关系啊？假如有24根地址线每根线作用是什么啊？
在计算机中，一串数码是作为一个整体来处理或运算，称为一个计算机字，简称字。字通常分为若干个字节(每个字节通常是8位)。在存放器中，通常每个单元存放一个字，所以每个字都是能够寻址。字节是用于计量存放容量和传输容量一个计量单位，1个字节等于8位二进制数。每根地址线代表了0和1两个地址，24根地址线，能够表示224次方个地址。

常见问题解答2
1．机器数中原码、补码、移码和反码，怎样才能区分它们？谢谢。
简单说，原码必定是最靠近真值表示形式；反码在数值为正时与原码相同，负数时各位数值都求反，0代表1，1代表0；补码在数值为正数时与原码一样，负数时在原码基础上求反末位加一。详细请看教材22页。

2．什么是浮点数？
浮点数是相对于定点数，浮点数是小数点在各个数值位之间能够移动一个数表示形式，它能够有整数和小数两部分内容。

3．浮点运算器组成比定点运算器组成更复杂,主要表现在哪些方面吗?
浮点运算器由处理阶码（整数）运算线路，和处理尾数（定点小数）运算线路两部分组成，而且浮点数运算步骤更多，包括到数据移位操作（对阶、规格化）更复杂。

常见问题解答3
在运算器部件中,为何要设置多个累加器?累加器数目多少对计算机性能有什么影响吗?
在运算器部件中设置多个累加器就能够暂存更多数据，有利于在数据计算过程中降低访问速度慢得多内存放器次数，能够提升系统整体性能。

常见问题解答4
1．一条指令通常由哪两个部分组成?指令操作码通常有哪几个组织方式,各自应用在什么场所,各自优缺点是什么?
一条指令通常由指令操作码和操作数地址两个部分组成，操作码通常有固定长度和可变长度两种主要组织方式，前者更惯用，格式规整，指令译码速度更加快，后者主要用在指令字长比较短计算机系统中，不得不把指令中一些位区分不一样指令分别用作指令操作码或操作数地址，不利于快速指令译码和识别。

2．相对CISC指令系统，RISC指令系统有哪些优点？
RISC系统指令格式规范且种类少，使用寻址方式简单，指令条数少，指令完成操作功效简单。

3．按照操作数个数不一样，把指令分成哪几个？
按照操作数个数不一样，指令分为下面四种：
（1）无操作数指令；（2）单操作数指令；（3）双操作数指令；（4）多操作数指令

4．什么是指令字长、存放字长和机器字长？
指令字长是机器指令包含二进制代码位数，存放字长存放单元中二进制数位数，机器字长是运算器一次运算二进制数位数。

5．简单说明一个指令周期中读取指令、指令译码、ALU执行、读写内存或接口、数据写回5个执行步骤含义。
（1）“读取指令”是每一条指令都必须执行，所完成功效对全部指令都相同；
（2）“指令译码”完成功效对多数指令是类似，比如判断指令类型、读存放器组等；
（3）“ALU执行”所完成是数据或地址计算功效，对不一样指令会有所区分；
（4）“读写内存或接口”只被用于读写内存或者读写接口指令；
（5）“数据写回”将ALU计算结果（或从内存、接口读来数据）写入存放器组。

常见问题解答5
1．什么是多指令发射技术？有什么特点？
请阅读教材108页，最终那段有你要答案。
超标量处理机：在一个时钟周期同时发射多条指令；
超流水线处理机：在一个时钟周期分期发射多条指令；
超标量超流水线：集中超标量和超流水线两个特点。

2．在微程序控制器组成中，为何总要设置微指令存放器部件呢？
微指令存放器是控制器一个很主要部件，在内存或控制存放器中保留微程序，微指令存放器则用来保留将要执行一条微指令，这有利于提升微程序执行速度。

3．什么是双核技术？
现在逐步热起来“双核”概念，主要是指基于X86开放架构双核技术。在这方面，起领导地位厂商主要有AMD和Intel两家。其中，两家思绪又有不一样。AMD从一开始设计时就考虑到了对多关键支持。全部组件都直接连接到CPU，消除系统架构方面挑战和瓶颈。两个处理器关键直接连接到同一个内核上，关键之间以芯片速度通信，深入降低了处理器之间延迟。而Intel采取多个关键共享前端总线方式。教授认为，AMD架构对于更轻易实现双核以至多核，Intel架构会碰到多个内核争用总线资源瓶颈问题。
常见问题解答6
1．在计算机中，为何要采取多级结构存放器系统？
采取多级结构存放器系统性能价格比最高。

2．衡量高速缓冲存放器（CACHE）性能最主要指标是什么，指出影响这一指标最少3个原因。
衡量CACHE性能最主要指标是它命中率，即在原本需要到内存取数据总操作次数中，有多少次是在CACHE中得到对应数据，二者之比即为命中率。影响命中率原因较多，比如，CACHE容量，大一些好；CACHE映象方式，CACHE与主存每次交换信息单位量要适中。（也能够答另外几个原因）

3．使用多体结构主存放器目标是什么？什么是低位地址交叉，其优点何在？
使用多体结构主存放器，是为了使用能够独立读写多个存放器，以提升对它们并行读写，快速得到多个数据能力，缓解单个主存放器读写速度慢矛盾。在多体结构主存放器中，通常多项选择取把相邻存放字存放在不一样存放体中，这被称为低位地址交叉组织形式，它更符合程序运行局部性原理，有利于同时（或时间上有覆盖）地读写地址相邻几个存放字。

4．高速缓存与主存在读写原理方面有何区分？
高速缓冲存放器运行原理，与主存放器运行原理是有很大区分。主存放器运行原理，是建立在每个主存地址对应主存一个存放单元这一关系之上。在计算机程序中，要使用主存某单元中数据，必须在指令中给出该单元地址。读操作时，给出这一地址后，经过译码电路，就选中主存中欲读一个存放单元，执行读操作，读出信息就是需要数据。
高速缓冲存放器运行原理则完全不一样，因为其存放容量很小，无法经过对原本用于读主存地址直接进行译码来选择一个CACHE单元，而是经过映象方法来找到所要单元，这么CACHE每个存放单元由3部分内容组成。第一部分内容，是CACHE数据字段，保留从主存某一单元复制过来数据内容。第二部分内容，是CACHE标志字段，保留对应主存单元地址信息，用它指明该CACHE单元数据字段部分保留数据是从哪一个主存单元复制过来。第三部分内容，是CACHE单元有效位字段，要求其值为1，表示该CACHE单元中标志字段、数据字段内容是有效，为0，则说明该CACHE单元在此之前还未使用，其标志字段、数据字段内容是无效。

5．什么是虚拟存放器？它能处理什么问题？
虚拟存放器是除了高速缓存和主存外在硬盘上实现内存功效特殊存放器，目标是为了处理主存容量小，存不下更大程序与更多数据难题

常见问题解答7
1．在统一编址方式下,存放单元和I/O设备是靠什么区分呢?
指令和不一样地址

2．为读写输入输出设备,通常有哪几个惯用方式用以指定被读写设备?
有IO地址方式和地址映射（MAP）方式两种，前者使用专门输入输出指令，并在指令字中用较少位数给出IO端口号地址来指定设备；后者不设置专门输入输出指令，使用与访问内存类似指令读写设备，它需要把内存最高端少许空间空置不用，将其看成输入输出设备地址，以表示不一样设备。

3．CUP中止响应是怎么发送请求、收接请求并处理？
中止分为内中止和外中止，中止源提供中止请求信号，中止处理器在能够响应中止条件下，当一条指令结束时候，检验正在请求中止优先级，若高于正在处理任务，则能够向CPU发出中止请求。响应后就进入中止处理过程。

4．在程序查询流程中，当I/O设备较多时，CPU需按各个I/O设备在系统中优先级别进行查询，通常需要执行哪些步骤?
程序查询方式下，访问那个设备是在程序中写定，若轮番访问多个设备，都得写在程序中，由程序中指令次序决定，而不是由CPU自动查找。

常见问题解答8
什么是计算机系统结构？
系统结构课程是本课程后续课程，本课程通常只有单台计算机硬件系统知识，而系统结构课程则是专门研究多台电脑并行处理数据提升运算能力可行性。