基于嵌入式的图像监控仪.doc

基于S3C2410的图像监控设计
院系：电子信息系 班级：应电082
小组成员：孙国强，李力，潘王旭，明胜，杨显然，吴娱，倪亚飞

一、图像监控系统总体设计
整个系统的总体设计分为硬件和软件系统两部分。硬件设计部分主要包括以下几个模块：系统主控制器、压缩编码部分、网络接口模块、摄像机控制模块以及PC端监控部分。系统的主控制器模块主要有主控制芯片S3C2410、数据存储NADA Flash以及内存单元SDRAM组成。其中主控制芯片S3C2410主要负责系统的整体调度，为整个系统的核心；NADA Flash里固化了Linux的BOOTLOADER、系统内核、文件系统、应用程序以及环境变量和系统配置文件等；SDRAM作为内存单元供系统运行时使用。压缩编码部分主要由视频数据采集芯片、MPEG一4压缩芯片以及SDRAM组成，负责将视频流转化为MPEG-4数据流。
1.1 系统硬件设计
、主控制器模块
在整个系统中，主控制器是核心部件。文中选用的是三星公司的S3C2410，是一款基于ARM920T核的32位微控制器，其主频可达203HZ，性价比较高，能很好的满足嵌入式Linux系统的性能需求。其主要功能是在正常工作状态下调度控制整个系统工作，在系统上电时配置所有需丁作的芯片的功能寄存器，并通过以太网控制器控制物理层芯片发送视频码流。S3C2410通过片内的Nand Flash控制器和SDRAM控制器对外围的Nand Flash和内存单元SDRAM进行控制，利用片内的标准UART实现对串口芯片的控制，通过片
内地址、数据以及控制总线对片外的网络芯片进行控制。系统控制原理框图如图1所示。

图1.控制原理图
1.2 图像压缩编码模块
压缩编码模块包括两部分：模拟视频信号采集和MPEG一4压缩模块。视频输入解码j芷：片采用TI公司的TVP5150，压缩编码芯片采用映佳公司的MPG440。TVP5 1 05支持NTSC／PAL／SECAM等3种制式，实现模拟视
频信号转换为数字并行信号ITU—RBT．601或ITU—RBT．656码流格式，正常工作时的功耗仅为115mW。MPG440具有采用符合工业标准的16b／32b的双向主机接口。用来与视频解码芯片和主控制器进行通信，而且支持VGA、QVGA、CIF、QCI、D1五种分辨率模式。主控制芯片通过HPI接口实现MPG440寄存器的初始化配置，接收MPEG一4数据流，整个压缩编码模块硬件原理图如图2所示。
解码芯片TVP5150的AIPIA模拟信号输入口与摄像头的信号输H{端相连，并向压缩编码芯片MPG440传送视频信号。由于TVP5 150分场同步脉冲和行同步脉冲，分别对应的输出端为VSYNC和HSYNC，MPG440根据与之相的VSYNC和HSYNC信号线来实现图象的场同步和行同步操作，MPG440的视频信号输入数据线DATA_TV[7：0]与TVP5 150的输出端YOUT[7：0]相连MPG440_哿接收到的数据流传送到压缩编码单元，压缩编码后的视频数据存储到外部SDRAM中，TVP5150所需的14．31818M赫竣时钟频率由外部硬件电路提供，MPG440可通过I／0口对TVP5150的参数进行设置。MPG440通过片内的PDMA控制器和SDRAM控制器来实现对SDRAM的访问，并同时将数据流通过HPI总线发送到S3C2410以便通过网络进行传输。
.压缩编码模块

图2·压缩编码模块电路
二、S3C2410基本外围电路设计
2.1 系统框图(如图3)

图3.系统框图
2.2电源电路
S3C2410工作时内核需要1．8 V电压，I／O端口和外设需要3．3 V电压．VDDi／VDDiarm引脚是供S3C2410内核的1．8 V电压；VDDalive引脚是功能复位和端口状态寄存器电压．M12引脚RTCVDD是RTC模块的1．8 V电压，用电池供电保证系统的掉电后保持实时时钟．VDDOP引脚是I／O端口3．3V电压；VDDMOP引脚是存储器I／O端口电压；还有一系列VSS引脚需要接到电源地上．5V的输入电压通过AS1117完成5V到3.3V和1.8V的电压转换。电源电路如图4所示。
图4.电源电路
2．3晶振电路
S3C2410内部有时钟管理模块，有2个锁相环，其中MPLL能够产生CP主频FCLK、AHB总线外设时钟HCLK和APB总线外设时钟PCLK；UPLL产生USB模块的时钟。OM3、OM2都接地时，主时钟源和USB模块时钟源都由外接晶振产生。在XTIpII和XTOpll之间连接主晶振，可以选择12 MHz晶振，通过内部寄存器的设置产生不同频率的FCLK、HCLK和PCLK；在XTIrtc和XTOrtc上需要接32．768 kHz的晶振供RTC模块使用。同时在MPLLCAP和UPLLCAP上也要外接5pF的环路滤波电容。晶振电路如图5所示。

图5.晶振电路
2．4复位电路
S3C2410的J12引脚为nRESET复位引脚，nRESET上给4个FCLK时间的低电平后就可以复位。可以设计如图5所示的复位电路，其中上电复位是靠RC电路特性完成，开关二极管1N4148在手动复位时对电容起快速放电的作用，因此可以把复位电平快速拉到0 V。反响门74HCl4可以起到延时作用，保证有足够的复位时间。复位电路如图5所示。

图5.复位电路
2．5 JTAG接口
S3C2410有标准的JTAG接口，TCK(H6)为测试时钟输入；仍I(J1)为测试数据输入；TDO(J5)为测试数据输出；TMS(J3)为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；nTRST(HS)为测试复位，输入引脚，低电平有效．其中nTRST、TMS、TCK、TDI需要接10K的上拉电阻．通过JTAG口可以完成芯片测试或在线编程．
2．6 SDRAM存储器
S3C2410有32根数据线和27根地址线，因此地址线的寻址范围为128 M；但是S3C2410还有8根存储器芯片片选信号线nGCS0--nGCS7，因此总的寻址空间为128M*8=1G．Nand Flash启动模式下复位时$3C2410的存储器映射如图6所示．如当访问物理地0x08000000--0x10000000内的地址则nGCSl自动为低电平，以此类推．
图6.
通过图6可知SDRAM只能连接在nGCS6和nGCS7片选引脚上．S3C2410提供了SDRAM的接口，其中包括nSRAS：行信号锁存；nSCAS：列信号锁存；nscs[1：o](就是nGcs[6：7])：片选信号；DQM[3：o]：数据屏蔽；SCLK[1：o]：时钟；SCKE：时钟有效；nBE[3：03：高／低字节有效；nWBE[3：o]：写有效．HY57V561620是4块16位32M的SDRAM存储器．HY57V561620的行地址13位为RA0～RAl2，列地址9位为CA0～CA8，行和列地址是的．HY57V561620包括4个块，通过BA0、BAl的组合选块．HY57V561620是16位存储器，因此数据线为DQ0---DQl5，还有CS片选，CLK时钟，CKE时钟使能，RAS行锁存，CAS列锁存，WE写使能等引脚．图7表示了HY57V561620和$3C2410的连接方法，其中BA0、BAl需要连接ADD24和ADDR25，通过S3C2410的说明可知，因为内存总大小是64M因此块选择信号必须使用ADDR24和ADDR25．

图7.SDRAM连接图
2．7 NAND Flash存储器
S3C2410内部有NAND Flash控制器，支持从NADN Flash启动．图8是K9F1208 64M Flash芯片和S3C2410的连接方式．S3C2410采用一组内部寄存器来完成NAND Flash的操作．

图8.NAND FLASH连接图
2．8串口电路
S3C2410的UART提供了三个同步串行10口，图9是COM0的连接方式．串口数据的收发有查询方式、中断方式和DMA方式等，这些可以在UCON0寄存器中设置．UTXHo把要发送的数据写入此寄存器．URXH0读此寄存器获得串口接收的数据．串口一般可以用作程序运行信息的输出和程序调试．

图9.UART连接图
三、 S3C2410启动过程
当S3C2410的OM0、OMl引脚接低电平时$3C24IO就从NADN Flash启动．在NAND Flash启动模式下上电后NAND Flash控制器自动将NAND Flash的最前面的4k区域拷贝到所谓的“steppingstone”里面．这一过程完全由硬件自动实现．“steppingstone”实际上是S3C2410内部的一个SRAM，因为NADN Flash不支持程序片内运行，因此必须把NAND Flash内的指令拷贝到SRAM或SDRAM中才可以运行．
3.1 S3C2410处理器介绍
S3C2410处理器是韩围三星公司(Samsung)在美因ARM公司的ARM920T处理器核的基础上，采用O．18um制造工艺生产的32位微处理。S3C2410采用272脚的FBGA封装，含有非常丰富的片内设171：
(1)1个LCD控制器。
(2)SDRAM控制器。
(3) 4个通道的DMA。
（4）3个通道的UART。
(5)4个具有PWM功能的计时器和1个内部时钟。
(6)1个USB设备接口。
(7)IIS总线接口。
(8)2个SPI接口。
(9)8通道的10位ADC触摸屏接口．
(10)1个USB主机接口。
(11)SD接口和MMC卡接口。
(12)117位通用I／O口和24位外部中断源。
(13)8通道10位AD控制器。
在时钟方面S3C2410X也有突出的特点，它芯片集成了一个具有同历功能的实时时钟发生器RTC和具有PLL(MPLL和UPLL)的芯片时钟发生器。其中MPI。L单元产生的主时钟能够使处理器的最高工作频率达到203MHz，这个工作频率能够使处理器轻松运行于Linux、Windows CE等操作系统之上以及进行比较复杂的信息处理和运算。UPLL单元则产生实现主从USB功能的时钟，供USB模块使用。
S3C2410X将系统的存储空间分成8个Bank，每个Bank的大小是128MB，共1G。Bank0到Bank5的开始地址是固定的，可以用于ROM和SRAM。Bank6和Bank7可以用于ROM，SRAM或SDRAM，这两组Bank可编程且大小相同。而从Bank7开始的地址是Bank6结束的地址，它的结束地址灵活可变。所有内存块的访问周期都可编程。S3C2410X可以采用nGCS [7：0] 8个通用片选信号选择这些Bank。
S3C4120X具有三种启动方式，可通过OM[1：0]管脚进行选择。其中包含支持从Nand Flash和Nor Flash启动方式，Nand Flash具有容量大，比NOR Flash价格低等特点，在本系统中，我们选择从Nand Flash启动。系统采用NAND Flash：芯片FLASHl208UOM与SDRAM芯片K4S561632C—TC75组合，可以获得非常高的性价比。
3.2 存储电路
开发板包括三种存储器接口电路，Nor Flash接口、Nand Flash接口和SDRAM接口电路。由于本系统是从Nand Flash启动的，我们用NandFlash接口和SDRAM接口电路。Nand Flash具有成本低，擦写速度快，支持随机存取，高存储密度等特点，是一种非易失存储器。本文硬件中采用SAMSUNG公司生产的FLASHl208UOM芯片用于存放Bootloader、内核文件、根文件系统、应用程序和用户数据。该芯片为8位Nand Flash，容量为64M，采用TSOP封装。FLASHl208UOM的I／O口既能接收和发送数据，也能接收地址信息和控制命令。在CLE有效时，锁存在I／O口上的是控制命令字；在ALE有效时，锁存在I/O上的是地址；／RE或／WE有效时，锁存的是数据181。这样一13多用的方式大大减少了总线的数目。Nand Flash接口电路如图2．3所示。SDRAM是一种易失存储器，不具备掉电保持数据的特性，其存取速度大大高于Flash存储器，具有读写特性。因此，SDRAM用来做程序的运行空间、数据堆栈区。图24是K4S561632C—TC75的接口电路罔。

图10.NAND Flash接口电路

图11.SDRAM的接口电路

3．3 USB接口
S3C2410芯片带有USB接口管理器，包括USB．HOST和USB．DEVICE两类，其中，USB、HOST是本系统中USB摄像头所要使用的USB主机接口。其接口电路如图12所示。其中DNO、DPO接到S3C2410A芯片的相应引脚上。

图12.USB接口电路
3.4 串口
目前，在国际上最通用的串行通信接口标准是电子工业协会(EIA)制定的RS一232C标准，它采用的是9芯或25 j卷的D型插头，如图13所示。在本系统中，我们使用串口来和Window XP下的超级终端进行通信。

图13.RS-232接口电路
USB是通用串行外部总线(Universal Serial Bus)的简称，它接口简单，只有5V电源和地，两根数据线D+和 D-，支持热插拔，其标准标准统一，可以同时挂接多个USB设备，广泛应用在嵌入式设备中。现有的USB总线规范有1．1版和2．0版。S3C2410的USB控制器只支持USB1．1版本。USBI．1规范可以支持两种传输速率：低速1．5Mbps和全速1.2Mbps。