资源描述
一、设计题目要求
题目：数字钟；
要求：
1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）
2．能显示时、分、秒，24小时制；
3．时和分有校正功能；
注意：硬件资源的节约，否则器件内资源会枯竭
二、 设计过程
（一）设计方案
数字钟由以下几部分构成：1、分频器2、可调24小时计时器3、扫描电路。分频器对已有的kHz频率时钟进行分频得到10Hz的时钟；可调24小时计时器具有计时及时和分的校正功能；扫描电路用来实现数字显示功能。
1.分频器的实现：
用三个74160连接成146进制计数器，把1465HZ的时钟信号变成10HZ的时钟信号，电路图如下：
图 分频器逻辑图
图 分频器仿真图
2.24小时计时功能的实现：
用两个74160采用整体置数法分别构成六十进制计数器（如图一）和24进制计数器（如图二），用两个六十进制一个二十四进制计数器分别完成秒，分，小时的计时功能。然后将三者与D触发器以及或门按图三连接，实现24小时计时（具有时和分的校正功能）。
（1）六十进制计数器模块：
图一 六十进制计数器逻辑图
图 六十进制计数器仿真图
（2）二十四进制计数器模块：
图二 二十四进制计数器逻辑图
图 二十四进制计数器仿真图
(3)二十四小时计时器（具有时和分的校正功能）
图三 二十四小时计时器（具有时和分的校正功能）逻辑图
图 二十四小时计时器仿真图
3.扫描电路,即二十四小时显示功能的实现
扫描电路由74161构成的六进制计数器如图四，四个八选一数据选择器74151和7449七段译码器构成，扫描电路图如图五所示
(1)六进制计数器模块：
图四 六进制计数器逻辑图
图 六进制计数器仿真图
(2)扫描电路模块
图五 扫描电路
图 扫描电路仿真图
4.数字钟的实现：
十进制计数器：
图 十进制计数器
图 十进制计数器仿真图
分频器输出端接十进制计数器为计时器提供周期为1s的时钟脉冲。
按下图连接得到数字钟总电路。
图 数字钟电路总图
图 数字钟仿真图
（二）硬件实验情况
对各个部分进行编译，仿真后，总电路下载到实验箱，并进行相应的外部电路连线，对设计的电路进行硬件的仿真，对电路进行验证：实验的显示和走时都符合电路的设计要求；时和分的校正也能实现。硬件运行正常。
（三）改进方法
在设计分频电路时，出现毛刺的问题，在经过自己的不断努力后，用D触发器解决了此问题。计时器到刚到59秒，分就发生跳变，同样刚到59分，时就发生跳变，经过努力，用D触发器解决了此问题。
三、收获与体会
两周的课程设计，我学到了许多关于EDA的知识，认识到了EDA的强大功能，掌握了MAX+Plus的初步使用，使我深刻地认识到仅仅学习课本上的知识是远远不够的，必须要多多动脑，多多实践，才能真正理解并掌握所学的知识，达到学以致用的目的。同时我也深深地感受到严谨的态度对于科学研究的重要性。由于在设计的过程中，一点点的马虎都可能造成结果的错误，所以每一个细节都要认真思考，认真操作，不能有丝百分的大意。
经过这次的设计，我从枯燥的理论学习中，重新找到了学习的乐趣，经过这次设计，我更好的巩固了数字电路的知识。在这次设计中出现的问题和解决的经过，都让我受益非浅，为今后的生活、学习以及工作都提供了一定的经验和帮助。
最后，感谢学校提供这次实验机会，感谢老师给予的诸多帮助。
7
展开阅读全文
浙ICP备2021020529号-1 | 浙B2-20240490 
