《电工与电子技术》项目四.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,电工与电子技术,项目四 数码显示电子钟的组装与调试,数码显示电子钟的装配与调试,任务二,任务一,十进制计数器的制作与调试,知识目标,了解数码管的使用方法；,掌握集成触发器的逻辑功能和使用方法；,掌握常见计数器的工作原理和分析方法；,了解数码显示电子钟的设计思路；,了解数码显示电子钟的工作原理；,掌握时、分计数电路的实现方法；,学习数码显示电子钟的整机调试方法。,项目四 数码显示电子钟的组装与调试,能力目标,能够根据电路参数选择器件并检测其性能；,能够读懂电路原理图和印刷电路板图；,能够完成数码显示电子钟器件的焊接、组装和调试；,能够排除调试过程中遇到的故障；,熟练使用常用工具和仪表。,项目四 数码显示电子钟的组装与调试,任务一,十进制计数器的制作与调试,任务导入,请和组员按图,4-1,所示组装十进制计数器。,CP,选用手动的单次脉冲或,1 Hz,的固定脉冲。,图,4-1,十进制计数器,任务一,十进制计数器的制作与调试,知识准备,译码器,一、,译码是将二进制代码或二,-,十进制代码还原为其原来所代表的字符的过程，能实现译码功能的电路称为译码电路或译码器。译码器是一个多输入、多输出电路，它的输入是二进制代码或二,-,十进制代码，输出是代码所代表的字符。译码器大致可分成三类：二进制译码器、二,-,十进制译码器和显示译码器。数据从计算机主机到显示器的过程就是译码的过程，这个过程需要译码器来完成。,任务一,十进制计数器的制作与调试,二进制译码器,（一）,二进制译码器是将输入的二进制代码,“,翻译,”,成为其原来所对应信息的组合逻辑电路。它有,n,个输入端，,2,n,个输出端。一般称为,n,线,-2,n,线译码器，且对应于输入代码的每一种状态，,2,n,个输出中只有一个为,1(,或为,0),，其余全为,0(,或为,1),。图,4-2,所示为,3,线,-8,线译码器,74LS138,的引脚排列及惯用图形符号。,任务一,十进制计数器的制作与调试,图,4-2 3,线,-8,线译码器,74LS138,的引脚排列及惯用图形符号,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,由表,4-1,所示可以得到其逻辑函数表达式为,任务一,十进制计数器的制作与调试,二,-,十进制译码器,（二）,把二,-,十进制代码翻译成,10,个十进制数字信号的电路称为二,-,十进制译码器，也称为,BCD,译码器。二,-,十进制译码器,74LS42,的引脚排列及惯用图形符号如图,4-3,所示，它有,4,个输入端，,10,个输出端，输入的是十进制数的,4,位二进制编码,(BCD,码,),，分别用,A,3,、,A,2,、,A,1,、,A,0,表示；输出的是与,10,个十进制数字相对应的,10,个信号，用,Y,9,Y,0,表示，低电平有效。由于二,-,十进制译码器有,4,根输出线，所以又称为,4,线,-10,线译码器。,任务一,十进制计数器的制作与调试,图,4-3,二,-,十进制译码器,74LS42,引脚排列及惯用图形符号,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,由表,4-2,所示可以得到其逻辑函数表达式为,任务一,十进制计数器的制作与调试,74LS42,的逻辑电路图如图,4-4,所示。,图,4-4 74LS42,的逻辑电路图,任务一,十进制计数器的制作与调试,显示译码器,（三）,在数字系统中，经常需要把处理结果直接用十进制的形式显示出来，这需要用译码器、驱动器及显示器共同完成。,任务一,十进制计数器的制作与调试,七段显示译码器的功能是把,BCD,二进制代码译成对应数码管的,7,个字段信号，并驱动数码管，显示出相应的十进制代码。显示译码器有很多集成产品，有共阳极和共阴极两种接法。共阳极显示译码器有,7446A/47,、,A74L46/47,和,74LS47,等，其特点是：集电极开路输出直接驱动指示器；试灯输入；前、后沿零灭灯控制；具有灯光强度调节能力；有效低电平输出；驱动器输出最大电压高，吸收电流大。,任务一,十进制计数器的制作与调试,共阴极显示译码器有,7448,、,74LS48,和,74C48,等，其特点是：有效高电平输出；内部有升压电阻，因而无须外部电阻；试灯输入；前、后沿零灭灯控制；显示译码器有灯光调节能力；输出最大电压为,5.5 V,，吸收电流为,6 mA,。共阳极显示译码器,7446,的引脚排列及惯用图形符号如图,4-5,所示。其功能表见表,4-3,。从表中可以看到，当输入信号,DCBA,为,00001001,时，分别显示,09,数字信号；当输入,10101110,时，显示非数字信号，当输入,1111,时，,7,个显示段全暗。,任务一,十进制计数器的制作与调试,图,4-5,共阳极显示译码器,7446,的引脚排列及惯用图形符号,任务一,十进制计数器的制作与调试,下面介绍,7446,的各控制信号。,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,7446,与共阳极数码管的连接如图,4-6,所示。图中，,R,为限流电阻，共阳极结构的数码管需要低电平驱动才能显示。,7448,、,74LS48,与共阴极数码管连接。,图,4-6 7446,与共阳极数码管的连接,任务一,十进制计数器的制作与调试,共阴极显示译码器,74LS48,的引脚排列与惯用图形符号如图,4-7,所示。共阴极数码管需要高电平驱动才能显示。,图,4-7,共阴极显示译码器,74LS48,的引脚与惯用图形符号,任务一,十进制计数器的制作与调试,与,7446,的主要区别在于它是采用有效高电平输出，其内部有限流电阻，其余功能均相同。当后面接数码管时则不需要外接限流电阻，但是由于,74LS48,拉电流能力小，灌电流能力大，一般都须外接电阻推动数码管，其接线图如图,4-8,所示。,图,4-8 74LS48,与共阴极数码管相连,任务一,十进制计数器的制作与调试,活 动,小组成员讨论译码电路的实现方法，以译码器,74LS248,为例来制作一个,09,一位数字的显示电路。首先了解,74LS248,芯片的结构和功能，其惯用图形符号如图,4-9,所示。,图,4-9 74LS248,的惯用图形符号,任务一,十进制计数器的制作与调试,选好芯片后，在使用前先检查其性能好坏。如果没有拨码开关，则可以用四位逻辑开关代替。按图,4-10,接好后，按逻辑功能表给定不同的输入，观察输出并记录下来，验证其逻辑功能。,图,4-10 74LS248,译码器试验接线图,任务一,十进制计数器的制作与调试,显示电路,二、,显示电路的作用及分类,（一）,显示电路的作用,1.,显示电路是一种把信号,(,数字、字母或符号,),直接显示出来的电路，如洗衣机、电梯、公交车等的显示电路。,任务一,十进制计数器的制作与调试,显示电路的分类,2.,数码显示电路按发光物质分为半导体发光二极管显示器,(LED,显示器,),、荧光显示器、液晶显示器,(LCD),及气体放电管显示器等。目前应用最多的是,LED,和,LCD,。,任务一,十进制计数器的制作与调试,显示电路介绍,（二）,目前广泛使用的显示器件是七段数码显示器，由,ag,七段可发光的线段拼合而成，通过控制各段的亮与灭，来实现显示不同的字符或数字。下面介绍常见的半导体数码显示器,(LED),和液晶显示器,(LCD),。,任务一,十进制计数器的制作与调试,半导体数码显示器,1.,半导体数码显示器由七段发光二极管组合而成，有,0.5 in,（,1 in=0.025 4 m,）、,1 in,等不同的尺寸。,LED,显示器通常不能做得太小，小尺寸的一般是笔划段型的，多用于显示仪表中；大型尺寸的一般是点阵型的，多用于大型显示屏的制作。其外形图如图,4-11(a),所示；图,4-11(b),所示为阴极连在一起接电源负极的共阴极数码管，阳极接高电平时二极管发光；图,4-11(c),所示为阳极连在一起接电源正极的共阳极数码管，阴极接低电平时二极管发光。,LED,显示器的优点是工作电压低，体积小，使用寿命长，响应速度快，颜色丰富（红、黄、绿等）。,任务一,十进制计数器的制作与调试,图,4-11,七段数码管的外形及共阴极、共阳极等效电路图,任务一,十进制计数器的制作与调试,显示举例,(,共阴极,),如下：共阴极接法如图,4-11(b),所示，为高电平触发，每一段由一个发光二极管构成，当输入为,1,时该段发光；当输入为,0,时，该段灭。如图,4-10(d),所示,若显示数字,4,，则要求各段的输入为,b=c=f=g=1,，,a=d=e=0,；若显示数字,6,，各段的输入为,c=d=e=f=g=1,，,a=b=0,。,任务一,十进制计数器的制作与调试,液晶显示器,2.,液晶显示器中的液态晶体材料是一种有机化合物，在常温下既有液态特性，又有晶体特性。利用液晶在电场作用下产生光的散射或偏光作用原理，便可实现数字显示。,任务一,十进制计数器的制作与调试,活 动,显示功能的实现。,（,1,）显示电路。显示器选择共阴极数码管,LC5011-11,，其引脚图如图,4-12,所示；显示译码器选用,74LS248,；编码器可用,74LS147,或直接用拨码开关，此处直接采用拨码开关来编码。,图,4-12 LC5011-11,引脚图,任务一,十进制计数器的制作与调试,（,2,）完整的电路图和接线图。在选好相应的编码器、译码器和显示器后，最终能够显示数字,09,的显示电路接线图如图,4-13,所示。,图,4-13,十进制数字显示电路,任务一,十进制计数器的制作与调试,触发器,三、,触发器是具有记忆功能的基本逻辑单元，是构成时序逻辑电路的基本逻辑单元。它有两个稳定的状态，即,0,状态和,1,状态，一个触发器可以记忆,1,位二值信号,(0,或,1),，在不同的输入情况下，它可以被置成,0,状态或,1,状态；当输入信号消失后，所置成的状态能够保持不变，即具有记忆功能。触发器有多种分类方法，具体分类见表,4-4,。,任务一,十进制计数器的制作与调试,其中应用最广泛的是,JK,触发器和,D,触发器，而深刻理解,RS,触发器对全面掌握触发器的工作方式和动作特点是至关重要的。事实上，,JK,触发器和,D,触发器都是,RS,触发器的改进型，其中,JK,触发器保留了两个数据输入端，而,D,触发器只保留了一个数据输入端。,T,触发器是一种简化了的,JK,触发器。触发器的逻辑功能一般采用驱动表,(,激励表,),、特性方程、状态转换图和波形图,(,时序图,),等方式进行描述。,任务一,十进制计数器的制作与调试,基本,RS,触发器,（一）,电路结构和逻辑符号,1.,基本,RS,触发器是最简单、最基本的触发器，由与非门组成的基本,RS,触发器电路如图,4-14(a),所示，图,4-14(b),所示是其逻辑符号。电路由两个与非门交叉连接而成，,R,和,S,为输入端，,Q,和,Q,为输出端。,图,4-14,基本,RS,触发器,任务一,十进制计数器的制作与调试,逻辑功能,2.,任务一,十进制计数器的制作与调试,特性表与特性方程,3.,(1)Q,n,(,初态,),：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态,。,(2)Q,n+1,(,次态,),：触发器接收输入信号之后所处的新稳定状态。,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,将触发器的逻辑关系用逻辑代数式表示称为触发器的特征方程。基本,RS,触发器的特征方程为,任务一,十进制计数器的制作与调试,同步,RS,触发器,（二）,上述基本,RS,触发器当输入的置,0,或置,1,信号一出现，输出状态就可能随之发生变化，这在数字系统中会带来许多不便。,在实际使用中，往往要求触发器按一定的节拍动作，于是设计出了同步触发器。同步触发器又称时钟触发器、钟控触发器。,任务一,十进制计数器的制作与调试,同步,RS,触发器的电路结构和逻辑符号,1.,同步,RS,触发器的电路结构和逻辑符号如图,4-15,所示。,图,4-15,同步,RS,触发器,任务一,十进制计数器的制作与调试,同步,RS,触发器的真值表见表,4-6,。,任务一,十进制计数器的制作与调试,触发器外部逻辑特性的描述方法,2.,触发器逻辑特性的描述方法有特性表（真值表）、驱动表、特性方程、状态转换图及时序图,(,波形图,),。,(1),驱动表,(,激励表,),。根据触发器的初态和次态的转化关系来确定输入信号取值的关系表称为驱动表，同步,RS,触发器的驱动表见表,4-7,。,任务一,十进制计数器的制作与调试,(2),特性方程。特性方程是描述触发器次态,Q,n+1,与,R,、,S,及现态,Q,n,之间关系的逻辑表达式。同步,RS,触发器的特性方程为,CP=1,期间有以下关系：,任务一,十进制计数器的制作与调试,(3),状态转换图。状态转换图表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号,(R,、,S),提出的要求。同步,RS,触发器的状态转换图如图,4-16,所示。,图,4-16,同步,RS,触发器的状态转换图,任务一,十进制计数器的制作与调试,同步,RS,触发器的工作波形图如图,4-17,所示。,图,4-17,同步,RS,触发器的工作波形图,任务一,十进制计数器的制作与调试,同步,RS,触发器的主要特点,3.,(1),时钟控制。在,CP=1,期间接收输入信号，,CP=0,时状态保持不变，与基本,RS,触发器相比，对触发器状态的转变增加了时钟控制。,(2)R,、,S,之间有约束条件。不能允许出现,R,和,S,同时为,1,的情况，否则会使触发器处于不确定的状态。,任务一,十进制计数器的制作与调试,同步,D,触发器,（三）,由于同步,RS,触发器在,CP=1,期间可能出现,R=S=1,，从而导致,RS,触发器输出端状态不定的情况。为避免这种情况而设计了同步,D,触发器。,任务一,十进制计数器的制作与调试,同步,D,触发器的电路结构和逻辑符号,1.,同步,D,触发器的电路结构和逻辑符号如图,4-18,所示。,图,4-18,同步,D,触发器的电路结构和逻辑符号,任务一,十进制计数器的制作与调试,同步,D,触发器的逻辑功能,2.,任务一,十进制计数器的制作与调试,同步,JK,触发器的电路结构和逻辑符号,1.,同步,JK,触发器的电路结构和逻辑符号如图,4-19,所示。,图,4-19,同步,JK,触发器的电路结构和逻辑符号,同步,JK,触发器,（四）,任务一,十进制计数器的制作与调试,同步,JK,触发器的逻辑功能,2.,同步,JK,触发器的真值表见表,4-10,。,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,同步,JK,触发器的状态转换图如图,4-20,所示。,图,4-20,同步,JK,触发器的状态转换图,任务一,十进制计数器的制作与调试,T,触发器有一个输入端，它可以控制触发器不改变状态,(,与,CP,信号无关,),，又可以控制触发器每接收一个,CP,信号就翻转一次。其状态可以用来记忆时钟脉冲,CP,输入的个数，所以又称为计数触发器。,T,触发器的状态方程为,Q,n+1,=T,Q,n,，它具有置,0,和置,1,功能。,T,触发器可以很方便地用,JK,触发器和,D,触发器构成，所以在定型的产品中很少有专门的,T,触发器。,T,触发器,（五）,任务一,十进制计数器的制作与调试,在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生不必要的翻转现象称为空翻，同步,RS,触发器的空翻如图,4-21,所示。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，从而造成系统的误动作。,同步触发器存在的问题,空翻,（六）,任务一,十进制计数器的制作与调试,图,4-21,同步,RS,触发器的空翻,任务一,十进制计数器的制作与调试,造成空翻现象的原因是同步触发器结构的不完善，这主要是因为电平触发时触发时间较长造成的，为了克服触发时间较长引起的空翻，于是，设计出了边沿触发器。下面将讨论几种无空翻的边沿触发器，这些触发器都是从结构触发方式上采取措施，从而克服了空翻现象。,任务一,十进制计数器的制作与调试,边沿,D,触发器的结构,1.,同步,D,触发器具有空翻现象。为了克服空翻，并具有边沿触发器的特性，在图,4-18,所示的同步,D,触发器电路的基础上引入三根反馈线,L,1,、,L,2,、,L,3,，得到了由边沿触发的,D,触发器，如图,4-22,所示。,图,4-22,边沿,D,触发器的电路结构和逻辑符号,边沿,D,触发器,（七）,任务一,十进制计数器的制作与调试,边沿,D,触发器的工作原理,2.,边沿,D,触发器的工作原理可以从以下两种情况进行分析：,(1),输入,D=1,。当,CP=0,时，,D,3,、,D,4,被封锁，,Q,3,=1,，,Q,4,=1,，,D,1,、,D,2,组成的基本,RS,触发器保持原状态不变。因,D=1,，,D,5,输入全,1,，输出,Q,5,=0,，它使,Q,3,=1,，,Q,6,=1,。当,CP,由,0,变为,1,时，,D,4,输入全,1,，输出,Q,4,变为,0,。继而,Q,翻转为,1,，,Q,翻转为,0,，完成了使触发器翻转为,1,状态的全过程。,(2),输入,D=0,。当,CP=0,时，,D,3,、,D,4,被封锁，,Q,3,=1,，,Q,4,=1,，,D,1,、,D,2,组成的基本,RS,触发器保持原状态不变。因,D=0,，,Q,5,=1,，,D,6,输入全,1,，输出,Q,6,=0,。当,CP,由,0,变为,1,时，,D,3,输入全,1,，输出,Q,3,变为,0,。继而,Q,翻转为,0,，,Q,翻转为,1,，完成了使触发器翻转为,0,状态的全过程。,任务一,十进制计数器的制作与调试,边沿,D,触发器的逻辑功能,3.,(1),边沿,D,触发器的真值表见表,4-11,。,(2),边沿,D,触发器的特性方程,为,Q,n+1,=D(CP,有效,),任务一,十进制计数器的制作与调试,(3),边沿,D,触发器的状态转换图及波形图如图,4-23,和图,4-24,所示。,图,4-23,边沿,D,触发器的状态转换图,图,4-24,边沿,D,触发器的波形图,任务一,十进制计数器的制作与调试,边沿,JK,触发器,（八）,边沿触发器是只在,CP,上升沿或下降沿时刻接收输入信号，并按输入信号决定的状态进行翻转，而其他时刻输入信号的变化对触发器状态没有影响。其优点为工作可靠，抗干扰能力强，不存在空翻，分为,CP,上升沿触发和,CP,下降沿触发两大类。,任务一,十进制计数器的制作与调试,边沿,JK,触发器的逻辑符号,1.,边沿,JK,触发器的逻辑符号如图,4-25,所示。多数,D,触发器为上升沿触发，,JK,触发器为下降沿触发，由于下降沿的,JK,触发器触发过程较为复杂，这里不做介绍。,图,4-25,边沿,JK,触发器的逻辑符号,任务一,十进制计数器的制作与调试,边沿,JK,触发器的逻辑功能,2.,下面以下降沿触发为例对其逻辑功能进行分析。,(1),当,CP=0,，,CP=1,或,CP,由,0,变为,1,（上升沿）时，触发器的状态不变。,(2),当,CP,由,1,变为,0,（下降沿）时，触发器的状态根据,J,、,K,端的输入信号翻转。,任务一,十进制计数器的制作与调试,J=0,，,K=0,时，触发器状态保持不变,。,J=0,，,K=1,时，触发器会翻转到和,J,相同的,0,状态,。,J=1,，,K=0,时，触发器会翻转到和,J,相同的,1,状态,。,J=1,，,K=1,时，当,CP,为连续脉冲时，触发器的状态便不断来回翻转。,边沿（下降沿）,JK,触发器的特性方程为,任务一,十进制计数器的制作与调试,边沿,JK,触发器的工作波形,3.,边沿,JK,触发器的工作波形如图,4-26,所示。,图,4-26,边沿,JK,触发器的工作波形,任务一,十进制计数器的制作与调试,主从,JK,触发器,（九）,主从,JK,触发器的逻辑图和逻辑符号,1.,主从,JK,触发器的逻辑图和逻辑符号如图,4,27,所示。,图,4,27,主从,JK,触发器的逻辑图和逻辑符号,任务一,十进制计数器的制作与调试,主从,JK,触发器的逻辑功能,2.,主从,JK,触发器的逻辑功能与同步,JK,触发器、边沿,JK,触发器的逻辑功能基本相同，不同之处是主从,JK,触发器状态的翻转分为两个节拍，具体如下：,主从,JK,触发器的特性方程为,任务一,十进制计数器的制作与调试,主从,JK,触发器的电路特点,3.,(1),主从,JK,触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有,CP=1,期间接收输入信号，,CP,下降沿到来时触发翻转的特点,。,(2),输入信号,J,、,K,之间没有约束,。,(3),存在一次变化问题。,任务一,十进制计数器的制作与调试,计数器,四、,在数字电路中，能够记录输入脉冲,CP,个数的电路称为计数器。计数器累计输入脉冲的最大数目称为计数器的模，用,M,表示，如,M=6,的计数器是六进制计数器。计数器的模实际上是电路的有效状态个数。,计数器的种类很多，特点各异。它有多种分类方法，具体如下：,任务一,十进制计数器的制作与调试,二进制计数器。按二进制数运算规律进行计数的计数器称为二进制计数器,。,十进制计数器。按十进制数运算规律进行计数的计数器称为十进制计数器,。,(1),按计数进制，分为二进制计数器、十进制计数器和任意进制计数器。,任意进制计数器。二进制计数器和十进制计数器之外的其他进制计数器统称为任意进制计数器，如五进制计数器、六十进制计数器等。,任务一,十进制计数器的制作与调试,(2),按计数增减，分为加法计数器、减法计数器和加减计数器。,加法计数器。随着计数脉冲的输入做递增计数的计数器称为加法计数器,。,减法计数器。随着计数脉冲的输入做递减计数的计数器称为减法计数器,。,加减计数器。在加减控制信号作用下，可递增计数，也可递减计数的计数器，称为加减计数器，又称可逆计数器。,任务一,十进制计数器的制作与调试,(3),按计数器中触发器翻转是否同步，分为异步计数器和同步计数器,。,异步计数器。计数脉冲只加到部分触发器的时钟脉冲输入端上，而其余触发器的触发信号则由电路内部提供，使应翻转的触发器状态更新有先有后的计数器，称为异步计数器,。,同步计数器。计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称为同步计数器。显然，它的计数速度要比异步计数器快得多。,任务一,十进制计数器的制作与调试,二进制计数器,（一）,同步二进制加法计数器,1.,图,4,28,所示为,4,个,JK,触发器构成的,4,位同步二进制加法计数器的逻辑电路图。图中各触发器的时钟脉冲输入接同一个计数脉冲,CP,，这是一个同步时序电路。,图,4,28 4,位同步二进制加法计数器的逻辑电路图,任务一,十进制计数器的制作与调试,应用时序逻辑电路的分析方法可得到输出方程为,各触发器的驱动方程分别为,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,设电路的初始状态为,0000,，代入状态方程可得状态转换表，见表,4,12,。,任务一,十进制计数器的制作与调试,CO,是进位输出信号，每输入,16,个计数脉冲，计数器完成一次计数循环，并在输出端,CO,送出一个高电平的进位信号，因此也称为十六进制计数器，其工作波形如图,4,29,所示。,图,4,29 4,位同步二进制加法计数器的工作波形,4,位同步二进制减法计数器实现二进制减法计算，即每输入一个脉冲，计数器状态减,1,。其电路结构与同步二进制加法计数器相似，这里不单独介绍。其状态转换表见表,4,13,。,任务一,十进制计数器的制作与调试,同步二进制减法计数器,2.,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,异步二进制加法计数器,3.,图,4,30,所示为由,JK,触发器组成的,4,位异步二进制加法计数器的逻辑电路图，其工作波形如图,4,31,所示。按照时序逻辑电路的分析方法，可自己进行逻辑功能分析。,图,4,30 4,位异步二进制加法计数器的逻辑电路图,任务一,十进制计数器的制作与调试,图,4,31 4,位异步二进制加法计数器的工作波形,任务一,十进制计数器的制作与调试,十进制计数器,（二）,同步十进制加法计数器,1.,十进制计数器也是计数器中最常用的一种。图,4,32,所示为由,4,个下降沿触发的,JK,触发器组成的同步十进制加法计数器的逻辑电路图。,图,4,32,同步十进制加法计数器的逻辑电路图,任务一,十进制计数器的制作与调试,(1),写出输出方程和驱动方程。,输出方程,为,任务一,十进制计数器的制作与调试,任务一,十进制计数器的制作与调试,(3),列状态转换表。设初始状态为,0000,，代入次态方程进行计算，可得状态转换表，见表,4,14,。,任务一,十进制计数器的制作与调试,用同样的分析方法分别求出,6,种无效状态的次态，画出完整的状态转换图，如图,4,33,所示。在实际工作中，某种原因导致计数器进入无效状态时，能在时钟信号作用下，最终进入有效状态，所以电路能够自起动。,图,4,33,同步十进制加法计数器的状态转换图,任务一,十进制计数器的制作与调试,CO,是进位输出信号，即每输入,10,个计数脉冲计数器工作一个循环，并在第,10,个计数脉冲的下降沿，输出,CO,送出一个下降沿的进位信号，因此称为十进制计数器,。,根据状态转换表或状态转换图可以画出图,4,34,所示的时序图。,图,4,34,同步十进制加法计数器的时序图,任务一,十进制计数器的制作与调试,异步十进制加法计数器,2.,异步十进制加法计数器是在,4,位异步二进制加法计数器的基础上经过适当修改获得的。它跳过了,10101111,六个状态，利用自然二进制数的前十个状态,00001001,实现十进制计数。图,4,35,所示为由,4,个,JK,触发器组成的,8421BCD,码异步十进制加法计数器的逻辑电路图。,图,4,35,异步十进制加法计数器的逻辑电路图,任务一,十进制计数器的制作与调试,异步十进制加法计数器的工作波形如图,4,36,所示。按照时序逻辑电路的分析方法，可自己进行逻辑功能分析。,图,4,36,异步十进制加法计数器的工作波形,十进制计数器电路的识别与绘制,子任务,1,知识链接,十进制计数器电路如图,4,37,所示。其中，集成,4,位同步十进制加法计数器,74LS160,是典型的常用计数器，其计数规律与前面介绍的,4,位同步十进制加法计数器相同，不同的是增加了,3,个辅助输入控制端,ET,、,EP,和,LD,，共有,16,个引脚；,74LS48,芯片共,16,个引脚，是,BCD,码七段译码器；右边是七段数码管显示器。,十进制计数器电路的识别与绘制,子任务,1,图,4,37,十进制计数器电路,十进制计数器电路的识别与绘制,子任务,1,活 动,根据所学的准备知识，参考图,4,37,，绘制十进制计数器连接图，并和组员讨论各个器件的作用。,十进制计数器电路的识别与绘制,子任务,1,任务实施,小组成员分工协作，对十进制计数器电路进行识别和绘制，并完成工作计划单的填写工作。工作计划单,十进制计数器电路的识别与绘制,子任务,1,十进制计数器电路的识别与绘制,子任务,1,小组成员分工协作，根据工作计划单进行任务实施，并完成任务实施单的填写工作。,十进制计数器电路的识别与绘制,子任务,1,根据任务完成情况填写考核评价表，见表,4,15,。,十进制计数器器件的识别与检测,子任务,2,知识链接,集成,4,位同步十进制加法计数器,74LS160,芯片认识,一、,74LS160,有,16,个引脚，如图,4,38,所示。其中，,R,D,为强制清,0,端，,LD,为预置数控制端，与,CP,上升沿和,D,3,D,2,D,1,D,0,一起完成预置数，,EP,和,ET,为扩展控制端，在多个,74LS160,完成多位计数时控制计数。,十进制计数器器件的识别与检测,子任务,2,图,4,38 74LS160,外引脚排列图,十进制计数器器件的识别与检测,子任务,2,74LS160,的逻辑功能,1.,74LS160,逻辑功能表见表,4,16,。,十进制计数器器件的识别与检测,子任务,2,十进制计数器器件的识别与检测,子任务,2,用集成十进制计数器,74LS160,实现六十进制计数,2.,由于,74LS160,是十进制计数器，最大能记到十，若要完成六十进制计数可将两片,74LS160,进行级联，将容量扩展到,10,10=100,进制计数，再做适当调整，即可实现十进制到六十进制的转换。,十进制计数器器件的识别与检测,子任务,2,(1),计数器级联的方法,。,同步级联。图,4,39,所示是用,3,片,4,位十进制加法计数器,74LS160,同步级联构成的同步加法计数器，计数器容量为,10,10,10=1 000,。同步级联的特点是,3,个计数器同时连接到同一个计数脉冲,CP,上，以低位计数器进位脉冲,RCO,作为高位计数器的工作状态控制脉冲,ET,和,EP,。,图,4,39 3,片,74LS160,同步级联构成的同步加法计数器,十进制计数器器件的识别与检测,子任务,2,异步级联。图,4-40,所示是用,3,片,74LS160,异步级联构成的异步加法计数器，计数器容量和上述同步级联的计数器相同。异步级联的特点是计数脉冲,CP,连接到低位计数器的,RCO,端，以低位计数器进位脉冲,RCO,作为高位计数器的计数脉冲,CP,，两个计数器的,ET,、,EP,端都接高电平。,图,4-40 3,片,74LS160,异步级联构成的异步加法计数器,十进制计数器器件的识别与检测,子任务,2,(2),用,74LS160,实现六十进制计数。,用同步级联、异步清零方式实现。异步清零法利用的是,74LS160,的异步清零功能。在,74LS160,的计数过程中，不管输出处于哪一种状态，只要在异步清零输入端加低电平信号,(R,D,=0),，,74LS160,的输出会立即从这个状态回到初始状态。当清零信号消失后，,74LS160,又从,0000,状态开始重新计数。这里就是利用这一特点来实现六十进制计数的。当计数计到,60,即高位芯片输出为,0110(,十进制数为,6),，低位芯片输出为,0000(,十进制数为,0),时，若同时给高位芯片和低位芯片的清零端一个清零信号，即使,R,D,=0,，两片,74LS160,的,8,个输出端都为,0,，计数器重新开始计数。,十进制计数器器件的识别与检测,子任务,2,根据清零信号表达式画出两片计数器的连线图，其逻辑电路图如图,4-41,所示。,图,4-41,同步级联、异步清零方式实现的六十进制计数器,十进制计数器器件的识别与检测,子任务,2,用同步级联、反馈置数方式实现。采用反馈置数法时，首先要在置数输入端设置好预置数据，如设,D,3,D,2,D,1,D,0,=0000,或,D,3,D,2,D,1,D,0,=0001,等。由于,74LS160,的置数功能是同步的，在其计数过程中，不管输出处于哪一种状态，只要在同步置数输入端加低电平信号，即,LD=0,，且等到下一个脉冲上升沿到来后，,74LS160,的输出就会立即从当前状态置成预先设置好的状态。置数信号消失后，,74LS160,又从预先设置好的状态开始重新计数。利用这一特点。,十进制计数器器件的识别与检测,子任务,2,根据置数信号表达式画出连线图，其逻辑电路图如图,4-42,所示。,图,4-42,同步级联、反馈置数方式实现的六十进制计数器,十进制计数器器件的识别与检测,子任务,2,BCD,码七段译码器,74LS48,芯片认识,二、,如图,4-43,所示，,A,0,A,3,表示输入，,LT,表示灯测试，,BI/RBO,表示消隐，,RBI,表示脉冲消隐,(,动态灭灯,),，,Y,a,Y,g,表示输出。,74LS48,是为共阴极数码管提供驱动电平的。,图,4-43 BCD,码七段译码器外引脚排列图,十进制计数器器件的识别与检测,子任务,2,七段数码管显示器认识,三、,七段数码管显示器的认识参考图,4-11,。,十进制计数器器件的识别与检测,子任务,2,活 动,识别,74LS160,、,74LS48,和七段数码管显示器的管脚及功能。,十进制计数器器件的识别与检测,子任务,2,任务实施,小组成员分工协作，对十进制计数器器件进行识别和检测，并完成工作计划单的填写工作。,十进制计数器器件的识别与检测,子任务,2,小组成员分工协作，根据工作计划单进行任务实施，并完成任务实施单的填写工作。,十进制计数器器件的识别与检测,子任务,2,评价,根据任务完成情况填写考核评价表，见表,4-17,。,十进制计数器的装配与调试,子任务,3,计数器的测试接线图,一、,计数器的测试接线图如图,4-44,所示。,图,4-44,计数器测试接线图,十进制计数器的装配与调试,子任务,3,活 动,按图,4-44,连接电路，测试计数器的逻辑功能。,CP,选用手动单次脉冲，输出接电平显示，观察现象。,十进制计数器的装配与调试,子任务,3,译码显示测试接线图,二、,译码显示测试接线图如图,4-45,所示。,图,4-45,译码显示测试接线图,十进制计数器的装配与调试,子任务,3,活 动,按图,4-45,组装译码显示电路。手动输入电平，记录数码管的显示字符。,十进制计数器的装配与调试,子任务,3,计数器装配调试,三、,参考图,4-37,所示电路组装十进制计数器。,CP,选用手动的单次脉冲或,1Hz,的固定脉冲。记录显示结果。,十进制计数器的装配与调试,子任务,3,任务实施,小组成员分工协作，对十进制计数器进行装配与调试，并完成工作计划单的填写工作。,十进制计数器的装配与调试,子任务,3,小组成员分工协作，根据工作计划单进行任务实施，并完成任务实施单的填写工作。,十进制计数器的装配与调试,子任务,3,评价,根据任务完成情况填写考核评价表，见表,4-18,。,数码显示电子钟的装配与调试,任务二,任务导入,本任务采用一只,PMOS,大规模集成电路,LM8560(TMS3450NL),和,4,位,LED,显示屏，通过驱动显示屏便能显示时、分。振荡部分采用石英晶振作为时基信号源，从而保证了计时的精度。本电路还具有定时报警功能，其定时调整方便，电路稳定可靠，能耗低，集成电路采用插座插装，制作成功率高。,数码显示电子钟的装配与调试,任务二,数码显示电子钟的电路原理图,一、,图,4-54,数码显示电子钟的电路原理图,数码显示电子钟的装配与调试,任务二,数码显示电子钟的工作原理,二、,LM8560(IC,1,),是,50/60 Hz,的时基,24,小时专用数字钟集成电路，有,28,只管脚，,1,14,脚显示笔画输出，,15,脚为正电源端，,20,脚为负电源端，,27,脚是内部振荡器,RC,输入端，,16,脚为报警输出端。,T,1,为降压变压器，经桥式整流,(VD,6,VD,9,),及滤波,(C,3,、,C,4,),后得到直流电，供主电路和显示屏工作。当交流电源停电时，备用电池通过,VD,5,向电路供电。,IC,2,(CD4060),、,JT,、,R,2,、,C,2,构成,50 Hz,的信号送到,LM8560,的,25,脚，并作为秒信号经,VT,2,、,VT,3,驱动显示屏内的冒号闪动。,数码显示电子钟的装配与调试,任务二,调时钟时，按下,S,3,的同时按下,S,1,可调小时数；按下,S,3,的同时按下,S,2,可调分钟数。,调定时报警时，按下,S,4,的同时按下,S,1,可调闹钟的小时数；按下,S,4,的同时按下,S,2,可调闹铃的分钟数。,通过计时精度很高的石英晶振，采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将,“,时,”“,分,”“,秒,”,用数字的方式显示出来。,数码显示电子钟的装配与调试,任务二,数码显示电子钟的印制电路板,三