微机原理及应用第一章概述.doc

微机原理第一章: 概述

微机原理的主要内容

¨ 8086/8088CPU的体系结构
A: 8086/8088CPU的内部结构
B: 三总线AB, DB, CB 的线路特点
C: PC微机的工作原理及工作时序

¨ 8086/8088CPU的软件编程
A: 8086/8088CPU的寻址方式
B: 8086/8088CPU的指令系统
C: PC微机的汇编语言程序设计

¨ 微机接口电路
A: 微机与外设的接口方式
B: 接口芯片的使用
C: 接口系统的编程

第一章 概述
§1-1计算机基本结构及工作原理
一：计算机基本结构
1: 主机 —— 外设
2: CPU, 存储器, I/O设备
二：计算机工作原理
1: 冯. 诺依曼原理——程序存储和程序控制原理
2: 存储器对程序, 数据的存放
A: 程序(指令) 存放在存储器的程序区(代码段)
B: 数据存放在存储器的数据区(数据段)
§1-2 μp, μc, μps
一：μp —— CPU芯片
二：μc ——单片微机, 单板机
三：μps ——微机系统
注: 4页图1-3的微机系统框图, 三总线AB, DB, CB与
CPU, MEM, I/O的线路特点
§1-5 微机系统组成
一：硬件
1: CPU结构(第二章), 存储器结构(第六章),
I/O接口结构(第七章), 可编程芯片(第九章)
2: 三总线结构(第二章)
二：软件
1: 系统软件
2: 程序设计语言(第三章), (第四章), (第五章)
3: 应用软件
§1-6 微机典型结构及工作原理
一: 三总线结构(12页)
1: 计算机系统框图

CPU
DB

MEM

I/O

CB
AB
2: 总线功能
A: 地址总线AB(Address Bus)
1): 由CPU输出的一组地址通信线
2): 用于确定存储器的单元地址及外设的端口地址
3): 地址总线数由CPU确定
注: Z80CPU的地址总线数为16条, 记为A0 ~ A15
8086CPU的地址总线数为20条, 记为A0 ~ A19
B: 数据总线DB(Data Bus)
1): CPU与存储器, 外设间的数据通信线
2): 用于CPU与指定的存储器单元, 外设端口间读写数据
3): 数据总线数由CPU确定
注: Z80CPU的数据总线数为8条, 记为D0 ~ D7
8086CPU的数据总线数为16条, 记为D0 ~ D15
C: 控制总线CB(Control Bus)
1): CPU与存储器, 外设间多种且独立的控制通信线
2): 完成CPU与存储器, 外设间的特定操作控制
3): 控制总线数由CPU确定
注: CPU的控制总线较多, 应用灵活, 需掌握不同控制线的
功能, 方向, 控制电平
二: CPU结构(14页)
1: 运算器 —— 对二进制数进行算术及逻辑运算
2: 寄存器 —— CPU内部临时存储单元
3: 控制器 —— 控制各部件间有序工作
4: 接 口 —— CPU与三总线间接口控制
三: 存储器结构(16页)
1: 存储器的作用
A: 计算机中存放程序(代码, 指令) 的存储装置
B: 计算机中存放数据的存储装置
2: 存储器特点
A: 存储器单元的选择由地址线确定
B: 存储器单元内数据传送由数据线确定
C: 存储器芯片选择由控制线确定
四: 程序编制及执行过程(17页)
1: 指令系统
A: (汇编) 程序由不同功能的指令组成
B: 不同的CPU有不同的指令系统
C: 指令机器码由操作码和操作数组成
D: 源程序中指令由指令助记符表示
2: 源程序编制
LD A, 15H ; 将数15H赋给寄存器A
ADD A, 37H ; 数37H与寄存器A中数相加, 和放入A
LD (20H), A ; 将寄存器A中的数放入存储器单元20H中
注: 以上指令完成15H + 37H = 4CH → 20H存储器单元中
3: 指令助记符到指令机器码
LD A, 15H 3EH(操作码), 15H(操作数)
ADD A, 37H C6H(操作码), 37H(操作数)
LD (20H), A 32H(操作码), 20H(操作数)
4: 指令机器码, 数据的存储器存储
A: 代码段
3EH
15H
C6H
37H
32H
20H
0000H
0001H
0002H
0003H
0004H
0005H

B: 数据段

4CH

0020H

5: LD A, 15H指令执行过程
A: 取指令过程
1): 程序计数器PC = 0000H → 地址缓冲寄存器AR
2): PC = PC + 1, PC = 0001H
3): AR = 0000H → AB →存储器地址译码 → 选择0000H单元
4): CPU发读/RD控制信号 → 存储器片选端
5): 0000H单元中的数3EH → DB → 数据缓冲寄存器DR
6): DR → 指令寄存器IR → 指令译码器ID, 确定操作内容
注: 操作码3EH送指令译码器
B: 执行指令过程
1): 程序计数器PC = 0001H → 地址缓冲寄存器AR
2): PC = PC + 1, PC = 0002H
3): AR = 0001H → AB →存储器地址译码 → 选择0001H单元
4): CPU发读/RD控制信号 → 存储器片选端
5): 0001H单元中的数15H → DB → 数据缓冲寄存器DR
6): DR → 累加器A
注: 操作数15H送累加器A
6: ADD A, 37H指令执行过程
A: 取指令过程
1): 程序计数器PC = 0002H → 地址缓冲寄存器AR
2): PC = PC + 1, PC = 0003H
3): AR = 0002H → AB →存储器地址译码 → 选择0002H单元
4): CPU发读/RD控制信号 → 存储器片选端
5): 0002H单元中的数C6H → DB → 数据缓冲寄存器DR
6): DR → 指令寄存器IR → 指令译码器ID, 确定操作内容
注: 操作码C6H送指令译码器
B: 执行指令过程
1): 程序计数器PC = 0003H → 地址缓冲寄存器AR
2): PC = PC + 1, PC = 0004H
3): AR = 0003H → AB →存储器地址译码 → 选择0003H单元
4): CPU发读/RD控制信号 → 存储器片选端
5): 0003H单元中的数37H → DB → 数据缓冲寄存器DR
6): DR →堑存器 + 累加器A(在运算器AUL中) → A
注: 操作数4CH送累加器A
7: LD (20H), A指令执行过程
A: 取指令过程
1): 程序计数器PC = 0004H → 地址缓冲寄存器AR
2): PC = PC + 1, PC = 0005H
3): AR = 0004H → AB →存储器地址译码 → 选择0004H单元
4): CPU发读/RD控制信号 → 存储器片选端
5): 0004H单元中的数32H → DB → 数据缓冲寄存器DR
6): DR → 指令寄存器IR → 指令译码器ID, 确定操作内容
注: 操作码32H送指令译码器
B: 执行指令过程
1): 程序计数器PC = 0005H → 地址缓冲寄存器AR
2): PC = PC + 1, PC = 0006H
3): AR = 0005H → AB →存储器地址译码 → 选择0005H单元
4): CPU发读/RD控制信号 → 存储器片选端
5): 0005H单元中的数20H → DB → 数据缓冲寄存器DR
6): DR → AR=0020H → AB → 选择0020H单元
7) CPU发写/WR控制信号 → 存储器片选端
8) 累加器A中数4CH → DR → DB → 0020H单元中
注: 操作数4CH送存储器单元0020H
五: 机内数据, 符号的表示(21页)
1: 数的表示
A: 数的有限性
计算机中,寄存器中存二进制数位为8位, 16位, 32位,64位,
注: 由于数位有限, 故表值的范围有限
B: 数的进制表示法
1): 数的二进制表示, 符号0, 1集合, 尾符B
《例》00010101B
2): 数的十进制表示, 符号0 ~ 9集合, 尾符D或缺省
《例》21D 或 21
3): 数的十六进制表示, 符号0 ~ 9, A ~ F集合, 尾符H
《例》15H
C: 数的BCD编码表示法
用四位二进制数的8,4,2,1权码编码表示一位十进制数
《例》 0111B 表示 7
D: 无符号数及有符号数
1): 无符号数 —— 所有有限二进制数位均有值的作用
《例》8位二进制数的表值范围为 0 ~ 255
16位二进制数的表值范围为 0 ~ 65535
2): 有符号数 —— 有限二进制数位的最高位为符号位
《例》8位二进制数的b7 = 0 表示为正数
8位二进制数的b7 = 1 表示为负数
2: 符号表示 —— 符号的编码方案
A: 英文字符的ASCII码表 —— 一字节编码
1): 输入ASCII码表(25页)和输出ASCII码表(427页)
2): 基本ASCII码表和扩展ASCII码表(247页)
B: 中文字符的编码表 —— 二字节编码
1): 大陆简体汉字编码
2): 台湾繁体汉字编码
l 作业: 1.5, 1.6, 1.7, 1.8, 1.9
微机原理 第 6 页