课后习题答案_第3章_门电路.doc

数字电子技术基础第三章习题答案3-1 如图3-63ad所示4个TTL门电路，A、B端输入的波形如图e所示，试分别画出F1、F2、F3和F4的波形图。略3-2 电路如图3-64a所示，输入A、B的电压波形如图3-64b所示，试画出各个门电路输出端的电压波形。略3-3 在图3-7所示的正逻辑与门和图3-8所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F和A、B之间是什么逻辑关系。答：（1）图3-7负逻辑真值表F000011101111F与A、B之间相当于正逻辑的“或”操作。（2）图3-8负逻辑真值表F000010100111F与A、B之间相当于正逻辑的“与”操作。3-4 试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？答：三种门经过处理以后均可以实现反相器功能。(1)与非门: 将多余输入端接至高电平或与另一端并联；(2)或非门：将多余输入端接至低电平或与另一端并联；(3) 异或门：将另一个输入端接高电平。3-5 为了实现图3-65所示的各TTL门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。答：a）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b)多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d）未用或门的两个输入端悬空或都接高电平。3-6 如要实现图3-66所示各TTL门电路输出端所示的逻辑关系，请分析电路输入端的连接是否正确？若不正确，请予以改正。答：a）不正确。输入电阻过小，相当于接低电平，因此将提高到至少。b) 不正确。第三脚VCC应该接低电平。c）不正确。万用表一般内阻大于，从而使输出结果0。因此多余输入端应接低电平，万用表只能测量A或B的输入电压。3-7 （修改原题，图中横向电阻改为6kW，纵向电阻改为3.5 kW,b=30改为b=80） 为了提高TTL与非门的带负载能力，可在其输出端接一个NPN晶体管，组成如图3-67所示的开关电路。当与非门输出高电平VOH=3.6V时，晶体管能为负载提供的最大电流是多少？答：如果输出高电平，则其输出电流为(3.6-0.7)/6=483uA，而与非门输出高电平时最大负载电流是400uA，因此最大电流。3-8 如图3-68所示TTL与非门，其多发射晶体管的基极电阻R1=2.8k，若在A输入端分别为5V、3.6V、0.6V、0.3V、0V的电压，试分析计算接到B输入端的电压表的读数是多少？输出电压vO是多少？答：（1）当输入5V时，表的电压读数为1.4V, vO=0V;（2）当输入3.6V时，表的电压读数为1.4V, vO =0V;（3）当输入0.6V时，表的电压读数为0.6V, vO =3.6V;（4）当输入0.3V时，表的电压读数为0.3V, vO =3.6V;（5）当输入0V时，表的电压读数为0V, vO =3.6V;3-9 用双线示波器观测到某TTL与非门的输入信号v1和输出信号v0的波形如图3-69所示，试求此与非门的传输延迟时间tPHL、tPLH和平均传输延迟时间tPD。答：tPHL=7ns，tPLH=10ns，tPD=8.5ns3-10 为什么说TTL与非门的输入端悬空相当于接高电平？多余的输入端应如何处理？答：由于TTL与非门输入端负载特性决定，当输入端悬空时，输出将为低电平，因此相当于接入高电平。因此多余的输入端悬空，或接高电平。3-11 有TTL与非门、或非门和三态门组成的电路如图3-70a所示，图b是各输入端的输入波形，试画出F1和F2的波形图。答：（1）当E为高电平时，缓冲器（三态门）输出为高阻，对应与非门与或非门的输入相当于悬空，而TTL门悬空相当于输入高电平，因此。（2）当E为低电平时，缓冲器（三态门）输入同输入，输出为0，因此。3-12 （修改原题，a）图中的PNP管改为NPN管）试分析图3-71所示3个逻辑电路的逻辑功能，列出其值表，写出其逻辑函数表达式，指出它们能完成的逻辑功能。答：（a）图真值表AF001010100110因此，电路实现“或非”运算功能。b）从图中可以看出，与分别通过三个发射结实现“与”运算，然后进行“或非”运算，简化真值表如下表所示：F001010100110因此，电路实现“与或非”运算功能。（c）图真值表F000011101110因此，电路实现“异或”运算功能。3-13 图3-72所示逻辑电路中，G1、G2、G3是OC门。负载电阻RL=2k，其输出低电平的输出特性如图b所示。负载门是CT74H系列的与非门，其多发射极晶体管的基极电阻R1=2.8 k，输入高电平漏电流IIH=40A，OC门输出高电平的漏电流IOH=2A，VOHmin=3V，VOLmax=0.4V。试求此“线与”输出能带二输入TTL与非门多少个？答：OC门输出短接时可以实现“线与”功能，分析图中所示电路驱动双输入与非门的数量（高为n），则需要分为输出高电平和低电平两种情况分析。(1) 当“线与”端为高电平时，所有OC门均输出高电平，此时应满足如下不等式：其中：(2) 当“线与”端为低电平时，考虑最坏情况，即只有一个OC门输出为低电平，此时应满足如下不等式：综合以上情况，图中“线与”输出最多能带9个二输入TTL与非门。3-14 图3-73所示3个CMOS门电路，为实现图中各输出端所示逻辑函数表达式的逻辑关系，多余输入端C应如何处理？答：a) C端接低电平或与其他端并连使用。b) C端接高电平或与其他端并连使用。c) C端接高电平或与其他端并连使用。3-15 如图3-74所示逻辑电路，图中G1是TTL三态输出与非门，G2是74系列TTL与非门，电压表的量程为5V，内阻为100 k。试问，在下列四种情况下电压表的读数以及G2的输出电压v0各为多少？（1）vA=0.3V，开关S打开； （2）vA=0.3V，开关S闭合；（3）vA=3.6V，开关S打开； （4）vA=3.6V，开关S闭合。答：(1)电压表没有读数，vO=0.3V。(2)电压表读数1.4V，vO=0.3V。(3)电压表读数0.3V，vO=0.3V。(4)电压表读数0.3V，vO=3.6V。3-16 由TTL三态门和OC门组成的逻辑电路如图3-75所示，试用内阻为20 k/V的万用表测量图中A、B、C共3点的电压，读数各为多少？答：A点电压：0.3V，B点电压：0.1V, C点电压：10V。3-17 当电源电压VDD改变时，CMOS反相器的电压传输特性为什么会像图3-47所示那样变化，试分析说明其原理。答：由于CMOS器件工作时NMOS和PMOS交替工作，输出不同电平时，总有一种MOS管截止，从而使得输出电平接近于电源电压。以CMOS反相器为例，当输出高电平时，NMOS管截止，PMOS管没有压降，其输出高电平就为电源供电电压，因此传输特性曲线随电源电压改变。从图中也可看出CMOS器件工作电压的范围要比TTL宽。3-18 在CMOS传输门TG的输出端接电阻RL=1 k，如图3-76所示，设TG的导通电阻为RTG，截止电阻大于109，求：（1）当C=1时，v0与v1的关系；（2）C=0时，输出v0的状态如何？答：（1）（2）v0为高阻态。3-19 将CMOS门电路的输入悬空，其输出状态如何？请说明其原理。答：输入端悬空，会受到感应信号干扰而误认为是有效输入信号，易出现错误的输出。3-20 在CMOS门电路中，有时采用图3-77所示的方法扩展其输入端数，试分析图a和图b的逻辑功能，写出其输出F1和F2的逻辑表达式。答：,3-21 能否将题3-20所述的扩展CMOS门电路输入端数的方法，用来扩展TTL门电路的输入端数？试简述其原理。答：不能。因为，当二极管与门输入低电平时，经过二极管后，输出低电平会被抬高0.7V，可能会超过TTL与非门的开门电平VON，TTL与非门不能正常工作。同理，当二极管或门输入高电平时，经过二极管压降后，输出高电平会被降低0.7V，可能会低于TTL或非门的输入关门电平VOFF，或非门则不能正常工作。 3-22 能够将两个CMOS与非门或者或非门的输出端直接并联连接使用，请说明其原因。答：不能。只有OC门、OD门或者三态门的输出能够直接并联，其他门电路输出端不能直接连接，否则会提升输出低电平的电压值，也容易烧毁器件。3-23 试比较TTL电路和CMOS门电路的优缺点。答： 1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。 CMOS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。 CMOS电路本身的功耗与输入信号的脉冲频率有关，频率越高，功耗越高，芯片越热。 3）CMOS电路的锁定效应： CMOS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，CMOS的内部电流能达到40mA以上，很容易烧毁芯片。3-24 试说明在使用CMOS门电路时不宜将输入端悬空的理由。答：CMOS电路的输入阻抗非常高，很容易受到干扰，并且CMOS电路为场效应管，输入电压控制输出电流，悬空时容易出现静电等瞬时高压烧毁器件的现象，所以必须不用的输入端不能悬空，就根据器件功能进行相应的处理。3-25 在做CMOS门电路的实验时发现，输入脉冲信号的频率越高，器件的温升越高，这种现象是否正常？试说明理由。答：CMOS器件的总功耗包括静态功耗和动态功耗，当工作频率较高时，动态功耗远大于静态功耗，此时的静态功耗几乎可以忽略不计。当输入脉冲信号的频率越高，动态功耗越大，器件的温升越高，这种现象是正常的。