氧化镓异质集成和异质结功率晶体管研究进展_韩根全.pdf

氧化镓异质集成和异质结功率晶体管研究进展韩根全1,5*,王轶博1,2,5,徐文慧3,巩贺贺4,游天桂3,郝景刚2,欧欣3,叶建东4,张荣4,郝跃11.西安电子科技大学微电子学院,西安 710071;2.中国科学院苏州纳米技术与纳米仿生研究所测试分析平台,苏州 215123;3.中国科学院上海微系统与信息技术研究所,信息功能材料国家重点实验室,上海 200050;4.南京大学电子科学与工程学院,南京 210023;5.江苏第三代半导体研究院,沈阳材料科学国家研究中心,苏州 215123*联系人,E-mail:2022-07-31 收稿,2022-11-03 修回,2022-11-08 接受,2022-11-10 网络版发表国家自然科学基金(62293520,62293521,62293522,62204255,62234007)资助摘要超宽禁带氧化镓(Ga2O3)半导体具有临界击穿场强高和可实现大尺寸单晶衬底等优势,在功率电子和微波射频器件方面具有重要的研究价值和广阔的应用前景.尽管Ga2O3材料与器件研究已取得很大进展,但其极低的热导系数和缺少有效的p型掺杂方法成为限制其复杂器件结构制备和器件性能提升的主要瓶颈.针对上述两大关键瓶颈,本文综述了利用异质材料集成的方法实现高导热衬底Ga2O3异质集成晶体管与基于p型氧化镍/n型氧化镓(p-NiO/n-Ga2O3)异质结的Ga2O3功率二极管和超结晶体管的研究进展.采用离子刀智能剥离-键合技术实现的高导热衬底Ga2O3异质集成方案可有效解决其导热问题,碳化硅(SiC)和硅(Si)基Ga2O3异质集成晶体管展现出远优于Ga2O3体材料器件的热相关特性.采用异质外延技术制备的p-NiO/n-Ga2O3功率二极管和超结晶体管均展现出良好的电学特性,p-NiO/n-Ga2O3异质结为Ga2O3双极器件的发展提供了一种可行途径.异质集成和异质结技术可有效地克服Ga2O3本身的关键难点问题,助力高效能、高功率和商业可扩展的Ga2O3微电子系统的实现,推动其实用化进程.关键词氧化镓,晶体管,异质集成,氧化镍,异质结,超结超宽禁带氧化镓(Ga2O3)半导体禁带宽度为4.55.16 eV,理论预测其击穿电场强度达到8 MV/cm,远高于硅(Si)、碳化硅(SiC)和氮化镓(GaN)等半导体材料,在功率和射频器件方面有着重要的研究价值和巨大的应用前景1.经过多年的发展,Ga2O3单晶研究取得了长足的进步.目前,可以利用区熔法、导模法和提拉法等方法实现大尺寸相Ga2O3单晶衬底的制备1,2.早期的-Ga2O3晶体管由于Ga2O3外延沟道材料质量较差,因此电学特性不理想35.2016年,日本国家信息与情报中心(The National Institute of Information andCommunications Technology,NICT)的Wong等人6在铁(Fe)掺杂-Ga2O3(010)半绝缘衬底上制备了场板结构金属-氧化物-半导体场效应晶体管(metal-oxide-semicon-ductor field effect transistor,MOSFET),其击穿电压Vbr超过750 V,且开关电流比ION/IOFF高于109,自此拉开了高性能Ga2O3晶体管研究序幕.目前,Ga2O3晶体管方面的研究已经引起了广泛的关注,各国政府和科研机构都针对Ga2O3材料、器件的研发投入大量人力和物力2.为提升Ga2O3晶体管器件性能,研究人员开发了凹槽栅结构7、复合场板结构8、垂直鳍(fin)型沟道结构9和超高介电常数BaTiO3栅介质层结合-引用格式:韩根全,王轶博,徐文慧,等.氧化镓异质集成和异质结功率晶体管研究进展.科学通报,2023,68:17411752Han G Q,Wang Y B,Xu W H,et al.Progress of gallium oxide heterogeneous and heterojunction power transistors(in Chinese).Chin Sci Bull,2023,68:17411752,doi:10.1360/TB-2022-0809 2022中国科学杂志社2023 年第 68 卷第 14 期:1741 1752后摩尔时代第三代半导体材料与器件专题进 展(Al0.18Ga0.82)2O3/Ga2O3双异质结导电沟道10等器件技术.目前,水平和垂直结构Ga2O3晶体管器件分别实现了最高击穿电压811和4 kV2,最高功率品质因子40810和280 MW/cm29.虽然Ga2O3晶体管在器件性能上已经取得良好进展,但Ga2O3材料极低的热导率和缺少有效p型掺杂技术仍然是限制其进一步发展的主要瓶颈.Ga2O3材料中更为剧烈的声子-声子散射导致其热导率相比其他材料更低12,解决其极低热导率问题是Ga2O3器件实用化的必由之路.中国科学技术大学的Yu等人13通过衬底减薄技术进行Ga2O3肖特基二极管(Schottky barrier diode,SBD)的热管理,衬底厚度从650 m减到250 m后,器件散热效果得到一定的提升,但衬底机械减薄较难控制.利用异质集成的方法将Ga2O3单晶薄膜转移到高导热衬底上形成Ga2O3异质集成晶圆是解决Ga2O3低导热瓶颈的有效方法之一.西安电子科技大学和中国科学院上海微系统与信息研究所合作团队,从2017年开始,经过两年攻关,成功开发出应用于Ga2O3晶圆的离子注入-键合剥离技术.2019年,该合作团队14在国际电子器件会议(International Elec-tron Device Meeting,IEDM)上报道了利用该技术制备的晶圆级高导热衬底Ga2O3异质集成晶圆和晶体管.该工作引起了广泛关注,并被Compoundsemiconductor发表题为“Helping gallium oxide keep its cool”的文章进行报道(https:/ 2p能级上,同时传统单一掺杂引入的深能级受主在室温下激活效率极低,难以向价带贡献有效的自由空穴,因而Ga2O3难以实现p型掺杂15.目前广泛使用的Fe掺杂半绝缘Ga2O3衬底随着温度升高展现出明显的n型导电特性,直接导致Ga2O3MOSFETs的关态电流随着测试温度升高而急剧增加16.而且,缺少p型Ga2O3,就不能实现pn结以及与之相关的双极型功率电子器件.虽然已经有文献报道了不同的Ga2O3p型掺杂技术和理论研究,譬如使用氢(H)元素对Ga2O3实现p型和n型双极型掺杂17、固态反应掺杂18等,但是这些技术都存在受主离化率低与空穴浓度偏低的问题19.研究人员也提出利用其他p型氧化物,比如p型NiO与n型Ga2O3组合形成pn结,并开发了相关异质结器件2023,包括结型场效应晶体管(junction field-effecttransistor,JFET)20、超结(superjunction,SJ)晶体管21和pn结二极管22等.JFET使用与沟道构成pn结的半导体作为栅极,类似金属-半导体场效应晶体管(metalsemiconductor field-effect transistor,MESFET),而超结晶体管基于超结结构,利用pn结之间的电荷平衡原理实现漂移区电场调控.2021年,西安电子科技大学与南京大学合作团队报道了基于p-NiO/n-Ga2O3异质结的Ga2O3超结MOSFET24.本文将综合介绍高导热衬底Ga2O3异质集成晶体管和基于p-NiO/n-Ga2O3异质结的功率二极管与超结晶体管研究进展.1高导热衬底Ga2O3异质集成晶圆离子注入-键合剥离技术也称为“万能离子刀”技术,可以突破不同材料之间晶格失配、晶型失配等多物理场失配限制,实现高质量的Ga2O3单晶薄膜与高导热衬底的异质集成.目前基于该技术的绝缘体上硅(si-licon on insulator,SOI),即SOI晶圆制备25已经产业化,其商业名称是Smart CutTM.高导热衬底Ga2O3异质集成晶圆制备流程如图1所示.首先将氢离子(H+)注入Ga2O3晶圆内部产生H+缺陷层,之后将注入H+的Ga2O3晶圆与高导热的SiC或Si晶圆进行键合.在退火过程中,Ga2O3薄膜将沿着H+缺陷层位置从Ga2O3晶圆上剥离下来,并转移到SiC(Si)衬底上,从而实现Ga2O3薄膜与高导热衬底的异质集成14.通过控制注入离子能量和剂量,Ga2O3薄膜厚度在100 nm10 m范围内实现可控变化.Liao等人26将氦(He)离子注入Ga2O3体材料中,通过加热观察到了Ga2O3表面的起泡行为,但由于He离子半径大,注入He离子后的Ga2O3晶体质量会大幅度恶化.在晶圆键合方面,Xu等人27和Lin等人28通过表面激活键合工艺实现了Ga2O3与n型单晶SiC和多晶SiC的键合.然而这些工作都是独立的,并没有实现可用于器件制备的Ga2O3薄膜与SiC衬底的异质集成.2019年,Xu等人14通过在Ga2O3晶圆中注入H+,结合表面激活键合工艺成功地将2英寸(1 in=2.54 cm)的Ga2O3单晶薄膜异质集成到SiC衬底上(图1).该技术的难点在于,剥离退火过程中异质晶圆之间的热失配会导致其解键合,从而剥离失败,因此需要对离子注入剂量、键合方法以及剥离温度工艺协同优化29,30.目前通过该技术已经实现了Ga2O3-SiC(GaOSiC)、Ga2O3-Al2O3-SiC(GaOISiC)和Ga2O3-Al2O3-Si(GaOISi)三种不2023 年 5 月第 68 卷第 14 期1742同结构的高导热衬底Ga2O3异质集成晶圆.对于制备的2英寸Ga2O3异质集成晶圆,Ga2O3薄膜的转移面积达到95%,剥离之后,剩余Ga2O3晶圆完整,后续通过化学机械抛光(chemical mechanical polishing,CMP)工艺处理,其可以循环使用,以减少Ga2O3异质晶圆的制备成本.转移后的Ga2O3薄膜有极佳的厚度均匀性,其厚度不均匀性小于2%,通过CMP可将异质集成Ga2O3薄膜的表面粗糙度均方根(root mean square,RMS)减小到0.2 nm14,30.通过高温退火处理,Ga2O3薄膜摇摆曲线的半高宽从刚转移的230 arcsec提升到80arcsec,其质量接近于同质外延薄膜的质量(22 arc-sec)31,远优于蓝宝石衬底上异质外延的Ga2O3薄膜(4248 arcsec)32.根据制备的Ga2O3/SiC异质集成界面的透射电子显微镜表征结果,键合界面处存在着几个纳米的非晶键合层14,33,键合层厚度可以通过键合工艺和器件制备工艺温度来适当调整.通过瞬态热反射方法对Ga2O3异质集成晶圆的热输运能力进行研究.通过有限元模型拟合瞬态热反射曲线34,得到Ga2O3异质集成晶圆热导率和界面热阻等关键数据,相关结果如图2所示29,30.高温退火后,Ga2O3异质集成晶圆的热输运能力得到大幅度提升,Ga2O3异质集成薄膜的热导率达到9.0 W/mK,相比退火前提升一倍,界面热阻为7.5 m2K/GW,下降为原来的1/3,这是源于介质层的结晶化.高温退火后,SiC基Ga2O3异质集成晶圆的热扩散速率接近于SiC体材料,远优于Ga2O3体材料.同时,退火处理的Ga2O3异质集成薄膜的热传导机制由原来声子-缺陷散射机制转变为以声子-声子散射机制为主30.Ga2O3异质集成器件展现出优异的散热能力,如图2(d)所示,在相同的功率偏置下,Ga2O3体材料SBD的表面最高温度是SiC基Ga2O3SBD的4倍,同时SiC基Ga2O3SBD表面温度分布非常均匀,证明了高导热衬底优异的散热能力.综上所述,通过万能离子刀异质集成技术实现的高导热衬底Ga2O3异质集成晶圆,具有优异的表面均匀性、粗糙度和结晶质量.通过高温退火处理,Ga2O3异质集成晶圆的材料热输运能力和器件散热能力得到大幅度提升.高导热衬底Ga2O3异质集成技术是解决Ga2O3散热瓶颈的关键技术.2高导热Ga2O3异质集成功率晶体管2.1Ga2O3异质集成晶体管基于材料特性良好的高导热衬底Ga2O3异质集成晶圆,西安电子科技大学和中国科学院上海微系统与信息研究所合作团队开发和制备了高导热衬底Ga2O3异质集成MOSFETs.相比于报道的Ga2O3衬底上器件,Si和SiC基Ga2O3异质集成晶体管均呈现出更优异的开、关态热稳定性.在工作温度由室温上升至250C时,Si基Ga2O3异质集成晶体管的开态工作电流基本保持不变,关态泄漏电流上升小于两个数量级,如图3(a)所图 1Ga2O3单晶薄膜与SiC(Si)衬底异质集成的制备流程图14.(a),(b)离子注入;(c)晶圆键合;(d),(e)退火剥离;(f)异质集成氧化镓薄膜进行表面优化Figure 1Process flow for the fabrication of heterogeneous integration of Ga2O3single crystal thin films on SiC(Si)substrates14.(a),(b)Ionimplantation;(c)wafer bonding;(d),(e)exfoliation;(f)surface optimization of heterogeneous Ga2O3films进 展1743示33.在工作温度上升过程中,SiC基Ga2O3异质集成晶体管的开、关态电流呈现更优的相关性,图3(b)中对比了SiC基Ga2O3异质集成晶体管与报道的Ga2O3衬底上器件的导通电阻随温度的变化关系,150C时SiC基Ga2O3异质集成晶体管导通电阻相比于室温时略有下降,而Ga2O3衬底上器件导通电阻均增加12%以上35.如图3(c),(d)所示,采用凹槽栅和场板结构相结合制备的SiC基Ga2O3MOSFETs,在漏端电压VDS为5 V的条件下,实现了19.15 mS/mm的峰值跨导,开态电流超过300 mA/mm,导通电阻RON仅为24 mm,对应的特征导通电阻率RON,SP为0.72 m cm2.对比已报道数据,制备的凹槽栅场板结构GaOSiC MOSFETs实现了目前最低特征导通电阻值,如图3(e)所示36.通过增加器件栅漏尺寸,器件击穿电压超过1000 V,在工作环境温度由25C增加至200C时,其击穿和输出特性没有发生明显的衰退,如图3(e)所示36.器件良好的温度稳定性源于衬底良好的导热性和绝缘层上薄膜结构有效抑制器件静态泄漏电流随工作环境温度的迅速增加.综上所述,高导热衬底Ga2O3异质集成晶体管展现出远优于Ga2O3体衬底器件的热稳定性和温度相关性,根据实验结果,在室温至250C的工作温度范围内,其呈现出稳定的器件电学特性.2.2Ga2O3异质集成晶体管迁移率晶体管迁移率反映载流子导电能力的大小,是晶体管电学特性中最为关键的参数之一.我们对高导热衬底Ga2O3异质集成晶体管的沟道特性进行了深入分析,探究了不同沟道厚度和不同激活温度条件下,Ga2O3异质集成沟道有效迁移率eff的变化规律以及晶体管场迁移率的温度相关性和作用机制.基于Si基Ga2O3MOSFETs(GaOISi MOSFETs)测试的栅电容和转移特性曲线,计算得到不同沟道厚度(tch)晶体管的eff随沟道内电荷密度的变化关系如图4(a)所示.随着沟道厚度减小,器件的eff降低,沟道厚度为120 nm时(Wafer C),eff峰值高达约95 cm2V1s1,而图 2SiC衬底Ga2O3异质集成薄膜热特性29,30.(a)热瞬态反射测试原理;(b)Ga2O3/SiC、SiC体材料和Ga2O3体材料瞬态热反射曲线对比;(c)退火处理前后,Ga2O3异质集成薄膜界面与温度的关系;(d)相同偏置功率下,SiC基Ga2O3和Ga2O3体材料肖特基二极管表面温度对比;(e)Ga2O3/SiC和Ga2O3肖特基二极管的热阻对比Figure 2Thermal characteristics of heterogeneous integration of Ga2O3films on SiC substrates29,30.(a)Schematic of the thermal transient reflectiontechnique;(b)comparison of thermal transient reflection curves in Ga2O3/SiC,SiC bulk and Ga2O3bulk;(c)the relationship of thermal conductivity andthermal boundary resistance in Ga2O3/SiC with temperature before and after the post-annealing;(d)surface temperature mapping of SBDs on Ga2O3/SiCand Ga2O3bulk with same applied power;(e)thermal resistance of SBDs on Ga2O3/SiC and Ga2O32023 年 5 月第 68 卷第 14 期1744沟道厚度减少至40 nm时(Wafer A),其eff峰值不足20 cm2V1s137.如图4(b)所示,对比了Si基Ga2O3MOSFETs的eff与报道的同质外延-Ga2O3、delta掺杂Ga2O3和-Ga2O3体材料中的霍尔迁移率H和(AlGa)2O3/Ga2O3中二维电子气(two dimensional electron gas,2DEG)迁移率以及同质外延材料制备的-Ga2O3MOSFETs中的eff37.在相近的掺杂浓度条件下,沟道厚度为120 nm的硅基Ga2O3MOSFETs(Wafer C)的eff与同质外延-Ga2O3薄膜和体材料中的H水平相当,证明采用离子注入-键合剥离技术制备的高导热衬底Ga2O3异质集成晶圆具有与Ga2O3体材料相当的迁移率特性.基于SiC基Ga2O3MOSFETs(GaOSiC MOSFETs)探究器件eff与注入激活温度的关系.将提取的器件eff与报道的迁移率结果进行对比,如图4(c)所示,虚线为考虑各种散射机制作用的迁移率随掺杂浓度变化的理论计算结果.1200C退火的GaO-SiC MOSFET(Wafer A)实现eff约为80.5 cm2V1s1,而1100C退火(Wafer B)器件的eff与剥离前-Ga2O3晶圆的H值相近,表明在1100C退火后,剥离和注入产生的缺陷得到有效恢复,更高激活温度将进一步提升迁移率35.基于SiC基Ga2O3MOSFETs的变温转移特性结合Y-function,研究其场迁移率FE随测试温度Tamb的变化关系,如图4(d)所示35.在Tamb由25150C变化过程中,SiC基Ga2O3MOSFETs的FE与测试Tamb满足T1amb变化关系,随着Tamb的升高,FE逐渐降低.在声子散射效应起主要影响作用时,迁移率与温度遵从T3/2amb的规律变化,而当杂质散射占主导作用时,变化规律为T3/2amb,所以制备的SiC基Ga2O3晶体管的FE随Tamb的变化规律主要由声子散射机制决定,杂质散射对声子散射起到一定的补偿作用,在两者共同作用下,呈现T1amb的变化关系.结合相关特性分析,上述结果表明载流子被严图 3Ga2O3异质集成晶体管电学特性.GaOISi MOSFETs(a)33和GaOSiC MOSFETs(b)35温度相关特性;凹槽栅结构GaOSiC MOSFETs的转移、跨导特性曲线(c)和输出曲线(d)36;(e)凹槽栅场板结构GaOSiC MOSFETs及报道的-Ga2O3MOSFETs的Vbr-RON,sp对比图36,图中文献序号为文献35,36中的排序Figure 3Electrical performance of heterogeneous Ga2O3MOSFETs.Temperature-dependent characteristics of GaOISi MOSFETs(a)33and GaOSiCMOSFETs(b)35;the transfer,transconductance(c)and output curves(d)of recessed-gate GaOSiC MOSFETs36;(e)benchmarking RON,spvs.VbrforGaOSiC MOSFETs in this work with the reported-Ga2O3transistors36.The number of references in the figures is the original order in Refs.35,36进 展1745格限制在顶层Ga2O3薄膜内运动,呈现电学上的pn结限制效应,有利于减小器件泄漏电流.3p-NiO/n-Ga2O3异质结超结晶体管3.1异质外延集成功率二极管Ga2O3是一种离子性很强的超宽禁带半导体材料,存在p型掺杂困难的关键瓶颈问题38.相比于单极型器件,采用p-n结构设计的双极型器件具有电导调制能力、雪崩能力和更优异的浪涌电流能力,同时可以通过降低表面电场(reduced surface electric field,RES-URF)设计更多的终端结构2.在p型掺杂难以实现的情况下,将Ga2O3与其他p型材料进行异质集成,可以为Ga2O3基功率器件设计提供新的自由度.目前研究较多的p型材料主要包括SnO、CuAlO2家族及NiO等,其中p-NiO/n-Ga2O3异质结展现出极佳的性能2.理想化学配比的NiO薄膜是一种室温绝缘体,通过增加Ni空位和/或填隙氧原子,可有效降低NiO的电阻率,使之呈现良好的p型导电,掺Li的NiO薄膜电导率可降低到1.4 1cm139.近年来,多家研究单位基于p-NiO/n-Ga2O3异质结,制备出低漏电、高耐压的pn异质结二极管(heterojunction diode,HJD)整流器件,其击穿电压远超过未使用终端和场板结构保护的SBDs4042.2020年,南京大学团队41采用双层NiO结构与Ga2O3异质集成,实现了器件极低的泄漏电流,器件在400 K工作温度下仍具有高于1010的开关比,同时其击穿电压达到了1.86 kV.2021年,南京大学团队42进一步改善NiO溅射工艺,实现了具有1.37 kV/12 A开关能力的大面积HJD,首次在实验中发现HJD具有一定的电导调制能力,其导通电阻随着正向偏压的增加逐渐减小,且具有明显降低的反向泄漏电流,1 mm1 mm器件击穿电图 4Ga2O3异质集成晶体管沟道特性.(a)不同沟道厚度GaOISi MOSFETs的eff-Qch关系图37;GaOISi(b)37和GaOSiC(c)35MOSFETs的eff与已报道-Ga2O3材料和器件的eff和H对比图;(d)GaOSiC MOSFETs的FE随Tamb变化关系35.图中文献序号为文献35,37中的排序Figure 4Channel properties of heterogeneous Ga2O3MOSFETs.(a)Calculated effvs.Qchfor GaOISi MOSFETs with various channel thickness37.Benchmarking effof GaOISi(b)37and GaOSiC(c)35MOSFETs with the reported Hand effvalues of-Ga2O3materials and devices;(d)extractedFEvs.Tambof the GaOSiC MOSFETs35.The number of references in the figures is the original order in Refs.35,372023 年 5 月第 68 卷第 14 期1746压达到1.37 kV,远超Ga2O3SBD的245 V.在动态特性方面,HJD具有与SBD几乎相同的反向恢复时间,仅为12 ns;同时,HJD具有更优异的浪涌电流能力,在10 ms的浪涌应力持续时间下,HJD可以承受的峰值浪涌电流达到45 A,超过SBD的38 A,如图5(a)(e)所示.为了减少HJD的开启电压,南京大学团队44实现了场限环结构的异质结势垒肖特基二极管(junctionbarrier Schottky,JBS),结构如图5(f)所示,器件同时具有低开启和高阻断能力.通过引入斜台面NiO技术,南京大学团队45进一步实现了击穿电压达到2 kV的大电流功率HJD,器件结构如图5(g)所示.功率转换能力是评估功率器件的一种简单有效的方法,南京大学团队44构建了一个500 W的功率因数校正(power factor correc-tion,PFC)电路,在国际上首次采用NiO/Ga2O3HJD实现了98.5%的功率转换效率,如图5(h)所示.以上研究结果表明,p-NiO/n-Ga2O3异质结的优异性能为Ga2O3功率器件结构设计和实际应用空间提供了更多可能性.3.2Ga2O3超结晶体管p-NiO/n-Ga2O3异质结展现出良好的电学特性,西安电子科技大学和南京大学合作团队基于其设计、制备了表面电场降低和超结结构-Ga2O3MOSFETs,制备流程如图6所示24.SJ-Ga2O3MOSFETs展现出与相同结构尺寸常规器件相似的转移特性曲线,如图7(a)所示.随着p-NiO条宽度增加,SJ-Ga2O3MOSFETs相比于对照器件,开态电流略有下降,导通电阻略有上升24.随着p-NiO条宽度的增加,SJ-Ga2O3MOSFETs的击穿电压呈现先增加后减小的变化趋势,在p-NiO条宽度为2 m时,实现了1326 V的高击穿电压,而在p-NiO条宽度增加至3 m时,其击穿电压发生退化,如图7(b)所示24.在p-NiO条宽度为2 m时,SJ-Ga2O3MOSFET的击穿电压相比于相同结构参数的常规器件获得了2.42倍提升,对应于功图 5Ga2O3异质结二极管特性.9-mm2NiO/-Ga2O3HJD(左)和Ni/-Ga2O3SBD(右)的器件结构示意图(a)、正向导通特性(b)、反向击穿特性(c)、反向恢复特性(d)以及浪涌电流能力特性(e)42;垂直NiO/Ga2O3JBS(f)和斜台面HJD的器件结构示意图(g)4345;(h)500-W PFC电路功率转换效率图44Figure 5Performance of Ga2O3heterojunction diodes.Schematics cross-section(a),forward characteristics(b),reverse breakdown characteristics(c),reverse recovery waveforms(d),and surge current performance(e)of 9-mm2NiO/-Ga2O3HJD(left)and Ni/-Ga2O3SBD(right)42;schematics ofvertical NiO/Ga2O3JBS(f)and beveled-mesa HJD(g)4345;(h)system efficiency vs.output power of a 500-W PFC circuit44进 展1747率品质因子(power figure of merit,PFOM)实现4.86倍的提升,如图7(c)所示24.随着尺寸的增加,由于SJ结构对器件的抑制影响,其击穿电压和功率品质因子均发生退化,表明p-NiO条宽度在03 m之间存在最优尺寸,使得击穿电压达到最大值.同时,随着击穿电压和导通电阻的权衡,存在一个最优尺寸使得SJ-Ga2O3MOS-FETs的综合性能最优.根据理论分析,该值可能更靠近于0 m区域,即交错的p-NiO/n-Ga2O3条以纳米尺度交错排列、相互实现全耗尽,可实现更优的击穿电压和功率品质因子;而在相互全耗尽尺寸下,结合其内载流子浓度值变化实现理想的电荷平衡状态,则可以实现最优的击穿电压和功率品质因子,但平衡状态对器件设计、制备等均具有一定的挑战性.击穿电压的显著提升源于超结结构对晶体管漂移区电场的重构作用.SJ结构器件将常规MOSFET器件三角形电场分布向漏端平滑,转变为矩形电场分布,有效抑制了漂移区边缘峰值电压的上升速度,进而增加了器件的击穿能力,对应器件电场仿真结果如图8所示21.综上所述,基于p-NiO/n-Ga2O3异质结设计的双极型二极管和超结结构Ga2O3MOSFETs均展现了良好的电学特性,其为Ga2O3缺少p型材料的难题提供了一个有效的解决方案,进一步拓宽了Ga2O3器件的应用广度.图 6器件关键制备工艺流程图24.(a)(d)RESURF-Ga2O3MOSFETs;(a),(b),(e)(g)SJ-Ga2O3MOSFETs;(h)刻蚀-Ga2O3沟道栅漏之间漂移区形成的柱/槽结构的光学显微镜图;(i)SJ-Ga2O3MOSFETs沟道栅漏之间漂移区交错排列的p-NiO/n-Ga2O3光学显微镜图Figure 6Schematic illustration of the key steps for fabricating devices24.(a)(d)RESURF-Ga2O3MOSFETs;(a),(b),(e)(g)SJ-Ga2O3MOSFETs;(h)photograph showing the pillar/trench formed by etching the-Ga2O3in the gate-to-drain drift region;(i)photographs showing thealternatively arranged p-NiO/n-Ga2O3pillars within the gate-to-drain drift region of the fabricated-Ga2O3MOSFETs图 7超结器件电学特性24.制备的SJ-Ga2O3MOSFETs及对照器件的转移特性曲线(a)、击穿特性曲线(b)、Vbr和PFOM(c)Figure 7Electrical characteristics of the fabricated devices24.The transfer curves(a),breakdown voltage curves(b),and Vbrand PFOM(c)of thefabricated SJ-Ga2O3MOSFETs and the control device2023 年 5 月第 68 卷第 14 期17484总结本文介绍的高导热衬底异质集成晶体管和超结晶体管两类Ga2O3功率晶体管均为我国创新实现.利用离子注入-键合剥离工艺实现的高导热衬底Ga2O3异质集成晶圆和器件是解决Ga2O3低导热瓶颈的有效方法.实验证明,SiC基Ga2O3晶圆热导率达到9.0 W/mK,界面热阻为7.5 m2K/GW,其热扩散速率接近于SiC晶圆,远优于Ga2O3晶圆;同时制备的Ga2O3异质集成晶体管在250C仍保持着极佳的热稳定性,开关态特性退化小于两个数量级,器件综合性能达到Ga2O3器件主流水准.超结晶体管是唯一已被证明可以突破功率半导体击穿极限的器件结构,由于p-Ga2O3的缺少而不易实现.相关研究创新性地利用p-NiO/n-Ga2O3异质结实现了超结结构Ga2O3MOSFETs,器件的击穿电压相比于同步制备的相同结构参数常规器件获得了2.42倍提升,对应于功率品质因子实现4.86倍的提升.随着p-NiO外延技术的不断成熟以及p-NiO/n-Ga2O3异质结研究的深入,在p型Ga2O3掺杂难以实现的现状下,p-NiO/n-Ga2O3异质结必将是高性能Ga2O3器件的有效解决方案.目前高导热衬底Ga2O3异质集成晶体管性能已经逐步接近Ga2O3体衬底器件的主流水平,随着对其注入激活工艺、欧姆接触工艺、沟道界面处理工艺等的开发以及复合场板结构、浮空栅结构等设计的深入研究,将进一步提升高导热衬底Ga2O3异质集成晶体管器件性能,特别是与p-NiO/n-Ga2O3异质结的结合,开发实现高导热衬底Ga2O3异质集成超结晶体管,将有望实现器件性能突破材料极限且热导性能极佳的Ga2O3功率器件.高导热衬底Ga2O3异质集成和p-NiO/n-Ga2O3异质外延技术将有效推动Ga2O3功率晶体管的发展,助力其在功率、射频等领域的实用化进程.参考文献1Korotcenkov G.Gallium Oxide:Technology,Devices and Applications.Berlin:Elsevier,20182Green A J,Speck J,Xing G,et al.-gallium oxide power electronics.APL Mater,2022,10:0292013Chang P C,Fan Z,Tseng W Y,et al.-Ga2O3nanowires:Synthesis,characterization,and p-channel field-effect transistor.Appl Phys Lett,2005,87:2221024Matsuzaki K,Yanagi H,Kamiya T,et al.Field-induced current modulation in epitaxial film of deep-ultraviolet transparent oxide semiconductorGa2O3.Appl Phys Lett,2006,88:0921065Matsuzaki K,Hiramatsu H,Nomura K,et al.Growth,structure and carrier transport properties of Ga2O3epitaxial film examined for transparentfield-effect transistor.Thin Solid Films,2006,496:37416Wong M H,Sasaki K,Kuramata A,et al.Field-plated Ga2O3MOSFETs with a breakdown voltage of over 750 V.IEEE Electron Device Lett,2016,37:212215图 8对照器件(a)和WNiO为2 m的SJ-Ga2O3MOSFETs(b)二维电场分布关系21Figure 82-D electric field distribution for the control(a)and the SJ-Ga2O3MOSFETs with WNiOof 2 m(b)21进 展17497Tetzner K,Bahat Treidel E,Hilt O,et al.Lateral 1.8 kV-Ga2O3MOSFET with 155 MW/cm2power figure of merit.IEEE Electron Device Lett,2019,40:150315068Lv Y,Liu H,Zhou X,et al.Lateral-Ga2O3MOSFETs with high power figure of merit of 277 MW/cm2.IEEE Electron Device Lett,2020,41:5375409Li W,Nomoto K,Hu Z,et al.Single and multi-fin normally-off Ga2O3vertical transistors with a breakdown voltage over 2.6 kV.In:65th An