一种高增益、高带宽全差分运算放大器的设计.pdf

电子与封装第2 3 卷，第7 期Vol.23,No.7电路一种高增益、高带宽全差分运算放大器的设计总第2 43 期ELECTRONICS&PACKAGING2023年7 月统彭春雨，张伟强，蔺智挺，吴秀龙(安徽大学集成电路学院，合肥2 3 0 6 0 1)摘要：采用增益提升（Gain-boosting）技术，使用2 个三输入管的折叠式共源共栅运算放大器运放）作为辅助运放，设计了一种宽输入共模范围的高增益、高带宽的全差分运算放大器。主运放输入部分由一对NMOS管和一对PMOS管共同构成，其输入跨导提高至由单MOS管构成的运放输入跨导的2 倍。主运放输入跨导的提高间接提升了主运放的增益和带宽。而辅助运放在不改变主运放带宽的同时，通过降低主运放的主极点增大输出阻抗，再次提升主运放的增益，达到了高增益、高带宽的目的。该运算放大器采用商用55nmCMOS工艺设计，经仿真可得，当负载电容为5pF时，运放低频增益为115dB，增益带宽积为2 0 9 MHz，总功耗为2.8 mW。关键词：全差分运算放大器；增益提升；带宽；共模反馈中图分类号：TN722.7D0I:10.16257/ki.1681-1070.2023.0089中文引用格式：彭春雨，张伟强，葡智挺，等.一种高增益、高带宽全差分运算放大器的设计 .电子与封装，2023,23(7):070302.英文引用格式:PENG Chunyu,ZHANG Weiqiang,LIN Zhiting,et al.Design of a high gain,high bandwidth,fullydifferential operational amplifierJJ.Electronics&Packaging,2023,23(7):070302.Design of a High Gain,High Bandwidth,Fully Differential Operational AmplifierAbstract:A gain-boosting technique is used to design a high gain,high bandwidth,fully differentialoperational amplifier(op-amp)with a wide input common-mode range,using two folded common source andcommon gate op-amps with three-input tubes as auxiliary op-amps.The main op-amp input section consists ofa pair of NMOS tubes and a pair of PMOS tubes,and the main op-amp input transconductance is increased totwice that of an op-amp consisting of a single MOS tube.The increase in the main op-amps inputtransconductance indirectly increases the main op-amps gain and bandwidth.While the auxiliary op-amps donot change the bandwidth of the main op-amp,and they increase the gain of the main op-amp again byreducing the main op-amp pole to increase the output impedance,achieving the purpose of high gain and highbandwidth.The op-amp is designed using a commercial 55 nm CMOS process,and simulation results showthat the op-amp has a low-frequency gain of 115 dB,a gain bandwidth product of 209 MHz,and a total powerconsumption of 2.8 mW when the load capacitance is 5 pF.Keywords:fully differential operational amplifier;gain-boosting;bandwidth;common-mode feedback文献标志码：APENG Chunyu,ZHANG Weiqiang,LIN Zhiting,WU Xiulong(School of Integrated Circuits,Anhui University,Hefei 230601,China)文章编号：16 8 1-10 7 0（2 0 2 3）0 7-0 7 0 3 0 2收稿日期：2 0 2 3-0 1-0 4E-mail：彭春雨；吴秀龙（通信作者）X070302-1第2 3 卷第7 期1引言在过去的几十年里，人们在增益提升（Gain-boosing)技术的基础上提出了采用不同的电路拓扑来获得高增益和高带宽的运算放大器（运放）。起初，Gain-boosting技术的典型应用是在单级套筒式共源共栅(Cascode)结构中,此结构的增益得到了显著的提升，但是由于输出电压摆幅受限，极大地限制了此结构的应用场景。增益提升折叠式运放结构 2-4随即被提出并被广泛使用，虽然此结构输出电压摆幅得到了扩大，但增益提升有限，并不能满足当下高性能模数转换器的要求。基于折叠式级联的增益提升运放电路 5-通过级联的方式进一步提升了运放的增益，但是由于级联数目的增加和寄生电容的原因，此结构存在功耗大和稳定性差的问题。双增益级联提升技术 9-可以显著提高增益，同时主运放的电路结构也相对简单，但是辅助运放需要不同的偏置电路，采用此技术也面临功耗过大的问题。可见，在追求高增益、高带宽的同时，要求运算放大器功耗和输出电压摆幅等性能良好是Gain-boosting技术当下的研究瓶颈。针对以上问题，本文设计了一款主运放采用宽输入共模范围的全差分折叠式共源共栅运算放大器，该结构在扩大输入电压范围的同时增大了运放的整体输入跨导，从而提高了运算放大器的增益和带宽。采用Gain-boosting技术，使用三输人管运放作为2 个辅助运放。在主运放带宽不变的条件下，进一步提升了主运放的增益，从而达到了高增益、高带宽的目的。采用三输入管的辅助运放结构更为简单，并与主运放共同使用一个偏置电路，极大地节省了电路总功耗。主运放采用高线性度的开关电容共模反馈（CMFB)电路来稳定其输出电压。在1.8 V供电电压和5pF负载电容下，低频增益可达115dB，增益带宽积（GBW)为209 MHz,功耗仅为2.8 mW。2运算放大器的分析与设计2.1土增益提升技术分析使用Gain-boosting技术可以将Cascode结构的输出阻抗进一步提高，电路增益随之提升 2 ,但是没有改变运算放大器的输入跨导与负载，所以并不会改变原运算放大器的GBW，类似于将运算放大器主极点的位置拉高，GBW保持不变。增益提升电路原理如图1电子与封装所示,其中Vrer为参考电压，Vi为输入信号，Vout为输出信号。输出阻抗rol3为Tout gm2r o2roi(A ad+1)其中：gm为M2的跨导，ro2和rol分别为M2和M1的输出阻抗，Aad为辅助运放的直流增益。VoutVre十Aad图1增益提升电路原理需要注意的是，使用Gain-boosting技术会不可避免地带来一对零极点对(Doublet)，且此Doublet一般在辅助运放的增益带宽积附近，即辅助运放的增益带宽积在Aux处，主运放的-3 dB频率在wAux处，第二极点位置在2 处。为使Doublet对系统响应的影响小于主运放带宽的影响，同时考虑辅助运放环路的稳定文献 14 对增益提高技术频率响应进行了详细分析，可以将M1的尺寸设计得比较小，M2的尺寸尽可能大，达到将引入的零极点对重合的目的。同时可以在辅助运放的输出端即X点处再增加补偿电容和调节辅助运放的宽长比，达到零极点远离主运放单位增益频率点的目的。2.2偏置电路本文提出的主运放与2 个辅助运放的结构大致相同，为节省功耗和达到电流复用的目的，可以使用同一个偏置电路共同偏置。为了增大输出电压的范围，偏置电路选择宽摆幅的低压共源共栅结构 5。偏置电路如图2 所示，其中P9和N5管的栅长分别是P4和N3管栅长的4 5倍，这样做的目的是给C点和D点提供合适的电压，减小MOS管上的压降，从而扩大输出电压摆幅。P1P4和N1N4的宽长比与主运放和2 个辅助运放的宽长比相同，只是并联个数(Multiplier)的取值有所不同。这样设计可以把偏置电路和辅助运放相应管的Multiplier成比例缩减，把偏置电路和辅助运放的功耗降到最低。070302-XM2HM1吉(1)VoD第2 3 卷第7 期P1P3P4N2N1彭春雨，张伟强，蔺智挺，等：一种高增益、高带宽全差分运算放大器的设计VDD取输人和输出更为灵活的折叠式共源共栅运算放大器，在其输入端相应加入一个管子，省去了辅助运放P5P7P6P8N3N5N4的共模反馈电路,这种电路结构更为简单也更加高P9效。其中，Vpc和Vnc是当主运放不加辅助运放时A、B两点的电位，C。是为了避免辅助运放引入的零极点对系统的稳定性造成影响所加的补偿电容。工N6N7VpcAAuxl图2 偏置电路2.3运放电路结构分析主运放电路结构如图3 所示，采用的是宽输入共模范围全差分折叠式共源共栅运放结构。输入对管由一对NMOS管和一对PMOS管共同构成，当输入电位较低时Mp1和Mp2导通，当输人电压较高时Mn1和Mn2导通。这种结构在扩展了输入共模范围的同时，输入跨导提高至传统运放结构的2 倍。根据2.1节的理论分析，为了避免使用Gain-boosting技术时引人Doublet对运放频率造成影响，在主运放设计时可以使Mp1、Mp 2（Mn 1、Mn 2）的尺寸取值小于Mup1、Mu p 2(Mun1,Mun2)的尺寸。三输人管辅助运放电路结构如图4所示，同样选7M5M421VlM6VDDVPCVM1M2Vinl-MallC.TMMupVmViMunl图3 主运放电路结构VoDTVDDTM44V1M7Vin2+VNC2Mb1M9O+Mun2Aux2NCVcMFBSSM5M6M7M1M2Vin2OMBVoM9TCM11M3M10M11M1oVss（a）NMO S 管输入的辅助运放Aul图4三输入管辅助运放电路结构2.4共模反馈以图4（a）中NMOS管输入的辅助运放Aul为例，解释辅助运放如何利用电流共模反馈稳定输出共模电压的过程,辅助运放Au2的原理与其相似。1)假设由于晶体管失配、工艺制造等原因，造成共Vss(b）PMO S 管输入的辅助运放Au2模电压Vini-和Vinl+升高；2)由于M1和M2栅极电压上升，导致原先流过的一个单位电流I略微增加，而M4的电流2 I保持不变，流过M6支路的电流减小，则输出的共模电平V。和V下降；070302-3第2 3 卷第7 期3)辅助运放Aul的输出共模电平抬高，导致主运放中的A点即辅助运放的输入端电位下降，抵消Vinl-和Vinl+电压升高的趋势，从而达到稳定辅助运放共模的目的。主运放采用的是开关电容CMFB，与连续时间CMFB结构相比,开关电容CMFB具有对输出电压范围没有限制 17、高线性度（电路中只使用无源器件）、CMFB环路不会引人新的寄生零极点且功耗低等优点 18 。本文采用的开关电容共模反馈时序及电路结构如图5所示，其中开关控制时序为2 相非交叠时钟，为采样态时钟,2为放大态时钟,T为非交叠时钟周期。VcM是给定的输出稳定电平值，Vbl为运放电路设计时电流偏置工作电压值，C取值一般为C2的4 5倍。开关电容共模反馈的过程为Vem-un-VcMren=anVcM-Vbi=b其中，Vem-out为主运放实际输出共模电平，VcMB为共模反馈电压，n为输出共模电平与反馈电压的差值，b为给定输出共模电压与偏置电压的差值，n代表第n个开关时序。经过数个开关电容时序，an与b趋于相等，即Vem-u0 -V cMEB0-=VcM-V bl最终VcMB稳定在Vbi附近。,/0.57L-0.57L(a）开关控制时序V0+VcMFBV(b）开关电容共模反馈电路结构图5开关电容共模反馈时序及电路结构3仿真结果通过理论分析与设计过程描述，本文基于55nmCMOS工艺，对全差分运算放大器电路进行了仿真。在供电电压为1.8 V时，本文提出的全差分运算放大器的交流小信号(AC)仿真曲线结果如图6 所示。运放的低频增益约为115dB,GBW为2 0 9 MHz。宽输入摆电子与封装幅结构增大了主运放的输入跨导，在提高增益的同时也提升了速度。在不影响单位增益频率的情况下，采用增益提升技术显著提升了运放的直流增益。减小辅助运放输入对管的尺寸并在辅助运放的输出端加上补偿电容的原因是使运放整体具有良好的频率特性，相位裕度约为7 11251007550250-25100101102103104105106107108109J/Hz(2)(a)幅频曲线(3)250-25050-75-125-150-175(4)-200100101102103104105106107108 109J/Hz(b）相频曲线图6 运算放大器的AC仿真曲线全差分运算放大器的输出摆幅仿真曲线如图7 所示，Vop、Vo n 分别对应运放差分正端输出和负端输出信.VcM号。可以看出，单端输出摆幅为1Vp，差分输出摆幅为C2Vp，Vp 代表输出电压峰峰值。电路消耗的总功率为22.8mW,由于部分电流复用的原因，其有着较高的功60.Vb160VcMM1(209 MHz,0 dB)M2(209 MHz,-108.4)耗效率。本文与其他文献提出的运算放大器参数对比如表1所示。V.op1.5V1.4on1.3F1.21.11.020.9%0.80.70.60.5F0.40.30图7 运算放大器的输出摆幅仿真曲线070302-40.51.01.5t/ms2.02.53.0第2 3 卷第7 期工艺参数/来源电源电压/Vnm文献2 2 110文献2 3 180文献16 130文献2 4 180文献18 500本文554结论本文基于宽输入共模范围的折叠式共源共栅运算放大器，采用Gain-boosting技术，基于开关电容共模反馈原理设计了一种高增益、高带宽的全差分运算放大器。辅助运放采用结构更为简单的三输入管，并与主运放电路共用一个偏置电路，极大地节省了电路的功耗；同时在辅助运放输出端加上补偿电容，使运放整体具有更好的频率特性。仿真结果表明，该运放具有高增益、高带宽的特点，其他性能也较理想，适用于高精度流水线ADC。参考文献：1 KLOKA M,TANG H.Design of a gain-boosted amplifierfor differential bottom-plate sampling in 0.13-m CMOSCJ/2019 IEEE International Conference on Electro InformationTechnology(EIT),Brookings,SD,USA,IEEE,2019:145-148.2 ZHANG S F,ZHU Z,ZHANG H,et al.A 90-dB DC gainhigh-speed nested gain-boosted folded-cascode opampC/201511thConferenceonMicroelectronics and Electronics(PRIME),Glasgow,IEEE,2019:357-360.3 SARKAR S,GHOSH A,CHATTERJEE T.Design of a2 mW power,112 dB gain-boosted,folded cascode amplifierin 0.18 m process CJ/2021 IEEE 30th InternationalSymposium on Industrial Electronics(ISIE),Kyoto,Japan,IEEE,2021:1-5.4 GHOSH N N,TODANI R,CHAUDHURI C,et al.Simplified design method for fully differential gain-boostedfolded cascode OTACJ/IEEE Conference on Information&Communication Technologies,Thuckalay,India,IEEE,2013:943-948.5 BANDA G P,SEN S.A low voltage cascode biasing circuitwith gain-boostingCJ/2015 IEEE International Conference彭春雨，张伟强，蔺智挺，等：一种高增益、高带宽全差分运算放大器的设计表1本文与其他文献中运放的参数对比直流增益/相位裕度/GBW/MHz功耗/mWdB51681.875.61.21442112.563.3971.8115Ph.D.Researchin负载电容/输出摆幅pF6317.0984656704167.28616.166543671209on Electronics,Computing and Communication Technolo-gies(CONNECT),Bangalore,India,IEEE,2015:1-4.6 KOUHALVANDI L,AYGUN S,GUNES E O,et al.Animproved 2 stage opamp with rail-to-rail gain-boosted foldedcascode input stage and monticelli rail-to-rail class AB outputstageC/2017 24th IEEE International Conference onElectronics,Circuits,and Systems(ICECS),Batumi,IEEE,2017:542-545.7 AHMED M,SHAH I,TANG F,et al.An improvedrecycling folded cascode amplifier with gain boosting andphase margin enhancementC/2015 IEEE InternationalSymposium on Circuits and Systems(ISCAS),Lisbon,Portugal,IEEE,2015:2473-2476.8 BEYGI M K,KHOSROWSHAHI F M,JAFARNEJAD R,et al.Application of folded cascode-based gain-boostingcircuit in declining the current mismatch characteristicsC/2020 28th Iranian Conference on Electrical Engineering(ICEE),Tabriz,Iran,IEEE,2020:1-4.9 HO M,BU S,ZHENG Y Q,et al.A 124-dB double-gain-boosted cascode amplifier with 92%rail-to-rail output swingCJ/2014 IEEE Asia Pacific Conference on Circuits andSystems(APCCAS),Ishigaki,Japan,IEEE,2014:181-184.10 HUI H W,WOO Y H,HUNG C H,et al.A doublegain-boosted amplifier with widened output swing basedon signal-and transient-current boosting technique inCMOS 130-nm technologyC/2018 IEEE InternationalConference on Electron Devices and Solid-State Circuits(EDSSC),Shenzhen,China,IEEE,2018:1-2.11 NI M H,XIE Q,HE F,et al.A novel design of double gainboosting inductor cascode amplifier at near-fmaxfrequenciesC/2020 IEEE International Conference onIntegrated Circuits,Technologies and Applications(ICTA),Nanjing,IEEE,2020:21-22.12 CHO T B,GRAY P R.A 10-bit,20-MS/s,35-mW pipelineA/D converter J.IEEE Journal of Solid-State Circuits,1995(3):166-172.13聂凯明.模拟域CMOS-TDI图像传感器中读出电路研070302-50.7358.440.396217.52.81.55Vm41.65Vp52Vm第2 3 卷第7 期究与设计D.天津：天津大学，2 0 16.14朱江南，杨兵，姜岩峰.一种高增益全差分运算放大器的分析与设计.微电子学，2 0 15,45(6)：7 14-7 17.15 HOSTICKA B J.Improvement of the gain of MOSamplifiersJ.IEEE Journal of Solid-State Circuits,1979,14(6):1111-1114.16 PAUL A,RAMIREZ-ANGULO J,LOPEZ-MARTIN A J,et al.Super-gain-boosted miller op-amp based on nestedregulatedcascodetechniqueswithFoMAOLDC=24 614 kV/V.MHz.pF/WattCJ/2020 IEEE InternationalSymposium on Circuits and Systems(ISCAS),Seville,IEEE,2020:1-5.17 SACKINGER E,GUGGENBUHL W.A high-swing,high-impedance MOS cascade circuitJ.IEEE Journal of Solid-State Circuits,1990,25(1):289-298.18郑凯伦，郭桂良.一种高增益高电流效率的运算跨导放大器.微电子学与计算机，2 0 2 0,3 7(6):51-56.19 YANG Y,BINKLEY D M,LI C Z.Modeling andoptimization of fast-settling time gain-boosted cascodeCMOS amplifiers C/Proceedings of the IEEESoutheastCon 2010(SoutheastCon),Concord,IEEE,2010:33-36.20 DAS M.Improved design criteria of gain-boosted CMOSOTA with high-speed optimizationsJ.IEEE Transactionson Circuits and Systems II:Express Briefs,2002,49(3):204-207.电子与封装21 MA L,DING Y T,WANG X H.A folded cascode OTAusing a current-mode gain-boost amplifierCJ/2010 IEEEInternational Conference on Semiconductor Electronics(ICSE2010),Malacca,IEEE,2010:92-95.22 JING K,YU N M,QUAN X.A 168 dB high gain foldedcascode operational amplifier for Delta-Sigma ADCC/2019 14th IEEE Conference on Industrial Electronics andApplications(ICIEA),Xian,IEEE,2019:2228-2231.23 NAVIDI R,FATHI A,MOHAMMADI K,et al.Improvedgain folded cascode opamp employing a novel positivefeedback structureCJ/2019 27th Iranian Conference onElectrical Engineering(ICEE),Yazd,IEEE,2019:269-273.24 SARKAR S,GHOSH A,CHATTERJEE T.Design of a2 mW power,112 dB gain-boosted,folded cascodeamplifier in 0.18 m processC/2021 IEEE 30th Interna-tional Symposium on Industrial Electronics (ISIE),Kyoto,IEEE,2021:1-5.彭春雨（19 8 7 一），男，安徽阜阳人，博士，副教授，硕士生导师，研究方向为超大规模集成电路设计。作者简介：070302-6