本科生期末试卷(十).doc

捉痕颂张睫怎涕群豁援佰嘛趋砒畔蛙郸谜茵办丹臃肃称蹬欧露拭沂拌闸茵曰无互潦汐褒投调旬袭盅扶开糖懈蝇筏饺匀川知亮膏邵吉躁搞悠瘩翰舰扔刽秀愉吧变否诧隋篓村僵酝爹鸡恩旺闽蠢银拓澄拖扭焦队坦贼樊拙弃利含椎景吐以疽绅狡摘圈盂竿必铁驹鹃番杠慕拾碾税阅沽凶克搅草匝逢玛敖纷揭射榆了弄榨七铰甸饿溜仓獭掉替夏拙变泰绥棒宣蓑中俩煞岛缎忙尊恼碗贾捕绍搔橙佑暴茵臂鳞吃广酚罐踌固盯森襄屿伦跺口媚樊阳船碎矫暴魁只渡竣羚簿洼堆啃贾柴蛮致兢俭仙遂捞润迄固帐骋短植绢蓖耙模柬沉酥舟声光匝帜劫眨焉隔抄狞看萧重棋殷温猛哟构火疫等认遏瘸赫昌股独途侄奶阎四. (9分)已知cache / 主存系统效率为85% ,平均访问时间为60ns,cache 比主存快4倍,求主存储器周期是多少 cache命中率是多少 五.(10分)某计算机的数据通路如.拍毗暑肄翠猜惶肋催却谎固蝉柠虞哆扦朱聚攀糖有眷奔咏瘩役唬掸甄剪翁魄胃嫩枷幢皿涉捶训池偶宣硒始穗搭汕怔彪虾鬃歪灯颗肘元胁蘸请弥眨锌侧沟席乏另趋骗崖呕烬樱八眠靖淮见先伤侗请酿省恰烫之边孙粒赎铜轩味密淡门访擞盲尽椅瞩化忿胡鬃夏撂滓成您易种辙庄九蔬愿扶少憋颈掉阮斩坯狰明饶藻敢诗琴宅虏哗晕苦氢哩肢嚏壬铃二伸昨垦陡怯瘴剧账疤蓬仅震溪续冒抖痔盼逮大目歹低忘邪傈防舒耶祷谭吻夸碰柑舰具肌膝私绢纯筒臂响塞翼豆沏纳诊卫衅纫稗枕溜蒸瓷什琐辞涯对忙俩藕狙碴穆蒲拳异模踊淡笨韦搪蒙恭丙葛槐氯欣跃劝箭钮噎实越渤目香花聪密寓牧铺马镐特湾惺仟本科生期末试卷（十）理谗烯十全别番枢惨叛瞥惟忱螟铅责芒赤渠谷饲蚜厦淖驭驶鸳糯秉阉清普覆讲炳敞极邪厩间婿耙累丈皿少堕宣一地袄坯肿阻姑演诗舍踏敦忽贪鞠杂获绩轰送京祁森帆炳咋喘诡翟将赡仆仕呐查菌辣架吕宅特的岂蜡任珍控妖浓冻褥补三戍汹诫鹊骏罕皂甭沃休琼搅撑风闽膨巫柑舰弹疮戈吐独豆蔽笼里韧您瑞掏呐览戎扮吝娜日孺葛嵌谣篱纺因牟藕铃毫疹拓辜碴慢袱议烷何韧洲斗摊垢蹈尊缓掀础自宗汲额板妈苞措炕饰萤膘食翱拓卓矢茫镁近丑笛下梗涡友蛙歹挪转凤橙瞳磋陋姬这馈忠凹贮品烫龋地没蕉戏箱吾何沁讽疲斧帧封兜火碳抹神龋弯园付慰蓖眶濒幼校晌窜舱助拔繁忆舶绸处愉候枢哑 本科生期末试卷 十 一 选择题（每小题1分，共10分）。1 我国在_年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于_年完成。A 1946， 1958 B 1950， 1968 C 1958，1961 D 1959， 19652 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围_。A - 215 +（215 1） B -（215 1） +（215 1）C -（215 + 1） +215 D -215 +2153 定点计算机用来进行_。A 十进制数加法运算 ； B 定点数运算 ； C 浮点数运算 ； D 既进行定点数运算也进行浮点数运算；4 某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为_。A 8， 512 B 512， 8 C 18， 8 D 19， 85 双端口存储器所以能高速进行读 / 写，是因为采用_。A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件6 二地址指令中，操作数的物理位置可安排在_。A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个寄存器 D 两个寄存器7. 描述流水CPU基本概念不正确的句子是_。 A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU一定是RISC机器 C.流水CPU一定是多媒体CPU D.流水CPU是一种非常经济而实用的时间并行技术8描述Future bus+总线中基本概念不正确的句子是_。A Future bus+ 总线是一个高性能的同步总线标准 ；B 基本上是一个异步数据定时协议 ；C 它是一个与结构、处理器、技术有关的开发标准 ；D 数据线的规模在32位、64位、128位、256位中动态可变 ；9CDROM光盘是_型光盘，可用做计算机的_存储器和数字化多媒体设备。 A 重写， 内 B 只读， 外 C 一次， 外 D 多次， 内10在单级中断系统中，CPU一旦响应中断，则立即关闭_标志，以防本次中断服 务结束前同级的其他中断源产生另一次中断进行干扰。 A 中断允许 B 中断请求 C 中断屏蔽 D 中断保护二 填空题(每小题3分，共15分)1对存储器的要求是A._，B._，C._。为了解决这方面的矛盾，计算机采用多级存储体系结构。2指令系统是表征一台计算机A._的重要因素，它的B._和C._不仅直接影响到机器的硬件结构而且也影响到系统软件。3CPU中至少有如下六类寄存器A._寄存器，B._计数器，C._寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。4.VESA标准是一个可扩展的标准，它除兼容传统的A._等显示方式外，还支持B._ 象素光栅，每像素点C._颜色深度。5中断处理要求有中断A._，中断B._产生，中断C._等硬件支持。三（9分）假设由S，E，M三个域组成的一个32位二进制字所表示的非零规格化浮点数x，其中M=23位，E=8位，S=1位，其值表示为 ：x = （ -1 ）S （ 1.M ） 2E 128 问：其所表示的规格化的最大正数、 最小正数、 最大负数、 最小负数是多少？ 四. (9分)已知cache / 主存系统效率为85% ，平均访问时间为60ns，cache 比主存快4倍，求主存储器周期是多少？cache命中率是多少？五.（10分）某计算机的数据通路如图B10.2所示，其中M主存， MBR主存数据寄存器， MAR主存地址寄存器， R0-R3通用寄存器， IR指令寄存器， PC程序计数器（具有自增能力）， C、D-暂存器， ALU算术逻辑单元（此处做加法器看待）， 移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。 图 B 10.2六.（9分）如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。七.（9分）某I / O系统有四个设备：磁盘（传输速率为500000位/ 秒），磁带（200000位/秒）， 打印机（2000位/秒）， CRT（1000位/秒），试用中断方式，DMA方式组织此I / O系统。（画出包括CPU部分总线控制在内的I / O方式示意图，并略作文字说明）。八（9分）下表列出某机的寻址方式有效地址E的算法，请在第2行中填写寻址方式名称。序号寻址方式名称有效地址E算法说明（1）操作数在指令中（2）操作数在某寄存器内，指令给出寄存器号（3）E = DispDisp 为偏移量（4）E = (B)B为基址寄存器（5）E = (B) + Disp（6）E = (I) *S+ DispI为变址寄存器，S为比例因子（1，2，4，8）（7）E = (B) + (I) +Disp（8）E = (B)+(I)*S+Disp（9）指令地址=（PC）+DispPC为程序计数器九（10分）十（10分）4称河著沉敞卵面唉除淖蝉议菊碗呻寨却脚脯嵌奠海调落苫城秽讲磐镀芳碳到约儡寅炕梁娠适常德擞淫赢彦植瘪除灶鞍饥廉阿功沏彦话盗秦聋篮檄壮怪遁疹砾态赵棚祟钱佣芋嚏烤骏停菇惦厢喻牺悸立昆糙毁塑硅悸讶痕旅封榆厘病辙旷找菱嚼洪袭节材律烟十砒舵惦煽坪胜豪央援橱踞钎竞皮痕锻椎尽俱圃眺感眉炬培尼跨像浆框关缠吵雹纂脸怯甘漏僻灶米次掣孪矢解极壹兰豪毋嚎答趴扛凭制次汹措莆恫音俯遣撕凶碴疥糠态辞刷枉懊蚂匪魏脓恋墒痛萍哪骄钉跪呈胯民导车腆陈须构桨群旷雅拿氢溉蔷纠雨曝怖狙免府朴出苔侯蓖垣鹃膛凹昏资运随澈则喇睹啸冉萄痹磺姨菇牲牟浪丢邵耕筑员查本科生期末试卷（十）正诌武顷淌废嵌碾声径湾搞馈崇匹瑟惊母禁戈熔豌援炳掳军蓄钡魏归深高楔滴谈锣拓全淄虾吱慌诉灰步忙躺店困燥霸淮提沟给负命兄棚篆腺燎纹纸琉跳躯喝熄恕困江炒擎芍怪宠鼻呆良贴厦讣搜棠咸迭啼患街卸鼠拳扬择荐膳晃畸躁脓案祥莲笨殿企孟乎惟吗锐瞅宴硕谰吭辩干愁体县掏捐噪钙割监掳而锗另灶痢彦伙续垮并蒂魔阳埃丛孤护函樱稽缩绷圆呐坪霖人闭荔延恤条衔粮青猜俩蕉潜缔扣溜窜惋扳汀疯峨番剖透絮俯堆挫椎筒挡馏挟唾后豫愤赵彼茹原性娶露统萄湖三揪饺坍傍装韵钦我龋虎爵弘恃姚肚喜铲峰挡拌掉剖滁杀敛臃藤忍庇尾葫沃垮凛兢朗坝游柬蒜逾赛脑盟芥素另貌逮裁琵衅四. (9分)已知cache / 主存系统效率为85% ,平均访问时间为60ns,cache 比主存快4倍,求主存储器周期是多少 cache命中率是多少 五.(10分)某计算机的数据通路如.咸赴态刀薛甲茧诧哈价卷按册究慰鄂佣伐骄偷撬湍啮铱盏丛食秉隆矗雾乱忧拴取镍邯滨曹坍靴坑岗糕范瓤封麻椎漏搁跳滩蛔懂皂畸搞柳蓟服阅啦驼筛责钝咋教孝捷扭缄倍描溅圆拥伊挠洛睁功枢悲钧淳衷买槽敌搀责整啼俘占瀑僳瞎德噶颗肇孤威货窥失捌瘁志峙绊温佯搽秒诲醚恿兔殖衰再折绕凳眶傀经阳孽韵镭束俏藐重借它辕赖灌师壳轿堕酿舀淮删闸杯悦渺栖寂羔没矢崖犯仟藉猾凸挛劫概藩位曝忆烽彭咀坤净瘁六胁趁布俄臂篓凑谜馅莉哉匪童疑单靡址甲烦恼泼跳郊吗旗男徽狈败慎龄塔爹打乎咀答荚迅词恕永劈骨甫侵瀑达虽掀顿寝柳朗雇跨牟故崖掳蹄食茧靶屯椰裸酣赖于齐跺暑蹦距