UART原理.doc

- 5 -
l 西南科技大学城市学院课程设计

西南科技大学城市学院

嵌入式系统开发技术
课程设计

专 业： 自动化0901
班 级： 0901
学 号： 200940141
姓 名： 郑雅江
设计题目： UART工作原理
接收部分

2012年1月
1.UART原理
1.1 UART的通信原理
UART即通用异步收发器，是一种串行通信方式。数据在传输过程中是通过一位一位地进行传输来实现通信的，串行通信方式具有传输线少，成本底等优点，缺点是速度慢。串行通信分为两种类型：同步通信方式和异步通信方式。但一般多用异步通信方式，主要因为接受和发送的时钟是可以独立的这样有利于增加发送与接收的灵活性。异步通信是一个字符接着一个字符传输，一个字符的信息由起始位、数据位、奇偶校验位和停止位组成。每一个字符的传输靠起始位来同步，字符的前面一位是起始位，用下降沿通知收方开始传输，紧接着起始位之后的是数据位，传输时低位在前高位在后，字符本身由5～8位数据位组成。数据位后面是奇偶校验位，最后是停止位，停止位是用高电平来标记一个字符的结束，并为下一个字符的传输做准备。停止位后面是不同长度的空闲位。停止位和空闲位都规定为高电平，这样可以保证起始位有一个下降沿。UART的帧格式如图2.1所示。
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
LSB
MSB
起始位
数 据 位
停止位
校验位
空闲位

图2.1 UART的帧格式
UART的帧格式包括线路空闲状态（idle，高电平）、起始位(start bit，低电平)、5～8位数据位(data bits)、校验位(parity bit，可选)和停止位(stop bit，位数可为1、1.5、2位)。 
在串口的异步通信中，数据以字节为单位的字节帧进行传送。发送端和接收端必须按照相同的字节帧格式和波特率进行通信。其中字节帧格式规定了起始位、数据位、寄偶效验位、停止位。起始位是字节帧的开始。使数据线处于逻辑0状态 ，用于向接收端表明开始发送数据帧，起到使发送和接收设备实现同步。停止位是字节帧的终止，使数据线处于逻辑1状态。用于向接收端表明数据帧发送完毕。波特率采用标准速度9600bit/s。
这种格式是由起始位和停止位来实现字符的同步。UART内部一般有配置寄存器，可以配置数据位数（5～8位）、是否有校验位和校验的类型、停止位的位数（1，1.5，2）等设置将发送器和接收器模块组装起来，就能较容易地实现通用异步收发器总模块，而且硬件实现不需要很多资源，尤其能较灵活地嵌入到FPGA/CPLD的开发中。
1.2 UART的结构

CPU
总线接口

发送部分
接收部分
波特率

对象

器件

接收
UART的设计采用模块化的设计思想，主要分为 3个模块：数据发送模块、数据接收模块及波特率发生器控制模块。发送模块实现数据由并行输入到串行输出，接收模块实现数据由串行输入到并行输出，波特率发生器模块控制产生UART时钟频率。

图2.2 UART的典型结构图
从图中可以看出UART主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分组成且控制逻辑一般是由MP即微处理器模块实现，图中的对象器件一般指和CPU进行通信的外围串行通信设备类打印机等。
连线采用最简单的3线制连接模式，即只需要两根信号线和一根地线来完成数据收发。而FPGA 只需要选择两个普通I/O引脚分别与接口芯片MAX3232对应引脚T2IN、R2OUT相连即可完成将串口电平转换为设备电路板的工作电平，即实现RS-232电平和TTL/ CMOS 电平的转换。一个MAX3232芯片可以支持两个串口的电平变换，我们选择其中的一组接口，图中的4个电阻可以省去。在电路中加入了0Ω的跳线电阻，是为了在这组接口出故障时可以方便地跳线，使用另一组接口。
2UART模块设计
2.1 接收模块
2.1.1 接收模块的实现方法
接收的数据帧是可编程的。它包括了1个起始位、5~8个数据位、1个可选奇偶校验位和1~2个停止位，这些都可以通过线控制寄存器（UCONn）来设置。接收器还可以检测到溢出错误、奇偶校验错误、帧错误和中止状况，每种情况下都会将一个错误标志置位。
A.溢出错误表示新的数据已经覆盖了旧的数据，因为旧的数据没有及时读走；
B.奇偶检验错误表示接收器队接收到的数据进行奇偶校验，奇偶检验结果错误；
C.帧错误表示接收到的数据没有有效的停止位；
D.中止状况表示RxDn的输入被保持为0状态超过了一个帧传输的时间；
E.在FIFO模式下接收FIFO不为空，但接收器已经在3个字时间内没有接收到任
何数据，就认为发生了接收超时状况。

2.1.2 接收模块的端口信号
此模块是本设计的重点，完成对并行数据的串行输出。接收器的端口信号如下图3.3所示。

图3.3 接收器模块信号引脚

表3-2 接收器模块引脚定义
端口信号名
I/O
备 注
rst
input
全局复位，低电平有效
Clk16x
input
全局时钟由波特率发生器提供
rdn
input
控制是否将接收缓冲器（rbr）中的数据由CPU读取（在本程序中表现的是由dout输出），当rdn为0可以
dout
output
接收模块并行输出
Dataready
output
接收模块数据接收完毕标志
framing_error
output
奇偶出错标志
parity_error
output
奇偶校验出错标志
rxd
input
接收模块串行输入

3.总结和心得体会
在这次ARM嵌入式系统课程设计中，我们小组的设计课题是《基于中断的UART通信系统设计》。通过这次课程设计，我对ARM嵌入式系统有了更进一步的了解，同时知识面也进一步得到了扩展和加深。

4. 参考文献
4.1《嵌入式系统开发实验指导书》西南科技大学城市学院编印 2011年10月
4.2《嵌入式应用程序开发教程》西南科技大学城市学院编印 2011年8月
5. 附录

- 5 -
1