碳化硅功率器件技术发展综述.pdf

材料研究与应用 2023，17（3）：427439Materials Research and ApplicationEmail：http：/碳化硅功率器件技术发展综述吴炜杰,张宇阳,王朝阳,黄湛为,张帮敏*（中山大学，广东 广州 510651）摘要：第三代半导体 SiC因禁带宽、热导率高等优异性能得到广泛关注，SiC功率器件也成为学术界和工业界 的 研 究 热 点。从 SiC 材 料 性 质 出 发，归 纳 分 析 了 SiC 薄 膜 与 SiC 功 率 器 件 制 备 工 艺，回 顾 了 SiC MOSFET 和 IGBT 器件的发展，讨论了 SiC MOSFET 和 IGBT 器件的结构设计优化和性能评估，最后指出 SiC器件面临的挑战及发展趋势。关键词：SiC薄膜；功率器件；制备工艺；MOSFET；IGBT中图分类号：TN304.2文献标志码：A 文章编号：1673-9981（2023）03-0427-13引文格式：吴炜杰，张宇阳，王朝阳，等.碳化硅功率器件技术发展综述 J.材料研究与应用，2023，17（3）：427-439.WU Weijie，ZHANG Yuyang，WANG Zhaoyang，et al.A Review of Silicon Carbide Power Device Technology DevelopmentJ.Materials Research and Application，2023，17（3）：427-439.自从半导体工业出现以来，半导体的规模、速度、效率以指数级的形式增长，主要集中于硅基器件的发展。以硅基为基础的功率器件，在电力输运及工程科技方面起着至关重要的作用。随着技术的发展、能源问题日益严重，提高能源利用效率是当前的紧迫需求。电子电力技术是当今工业的基石，功率器件作为电力产业核心组成部分提升效率的需求更为迫切，其中硅基材料的电子器件性能已接近极限。开发更高效率的器件材料成为急需解决的问题，同时在极端条件下（如高频、高压和高功率密度等），仅能承受 600 V 以下电压的硅基器件显得力不从心。因此，2000 年以来，碳化硅（SiC）、氮化镓（GaN）和氧化镓（Ga2O3）等宽带隙半导体材料越来越受到研究者们的青睐，尤其是碳化硅所具有的高临界电场强度、高热导率、极好的热稳定性等物理性质，使其成为极端条件功率器件的优秀候选者，而且使用碳化硅为材料的功率器件也能实现功率及功率密度的飞跃。1SiC材料性质与掺杂调控1.1SiC材料的性质第三代半导体材料碳化硅（SiC）具有低密度（3.1 gcm3）、高硬度（2 800 kgmm2）、高热导率（120 Wm1 K1）、低热膨胀系数（4.0106 1）、宽禁带（2.43.4 eV）、抗氧化、耐腐蚀、抗辐照和物理化学稳定性好等诸多优异特性1-2。图 1为 SiC 与Si材料性能对比3。从图1可见，SiC有着3倍于Si的禁带宽度，10倍于 Si的临界击穿电场及 3倍热导率，其可以提高器件长时间运行能力，能够实现更高电压（10100倍）、更大功率、更高频（10100倍）、更高效率（节损耗降低50以上）的器件性能4。因此，碳化硅基为代表的宽禁带器件具有巨大的应用潜力。收稿日期：2023-04-25作者简介：吴炜杰，博士，研究方向为宽禁带半导体器件制备与仿真研究，E-mail：。通信作者：张帮敏，博士，副教授，研究方向为宽禁带半导体材料的性质与高功率器件设计、强关联磁电功能氧化物的界面耦合、拓扑畴结构调控等，E-mail：。DOI：10.20038/ki.mra.2023.000305图 1SiC与 Si材料性能对比4Figure 1Comparison of SiC and Si Material Properties材料研究与应用 2023年 第 17 卷 第 3 期SiC 是一种典型的二元化合物半导体材料，其晶体结构的基本单元为一个四重对称性的四面体，即 SiC4或 CSi4，相邻的两个 Si原子或两个 C 原子之间的距离是 3.08，而相邻的 C 原子和 Si原子之间的仅约 1.89。目前，已知 SiC 具有 250 种晶体构型，其中 3C、4H 和 6H 是 3 种常见的 SiC 晶型，结构如图 2 所示。1994 年发现的 4H-SiC 多型具有远优于 3C-SiC 和 6H-SiC 的高电子迁移率和极宽带隙，其被广泛应用于电力电子、能源电池等领域中。表1为主要半导体材料物性数据5。1.2SiC材料的掺杂调控通过掺杂改变 SiC 材料的能级结构，并进一步调控其性能，主要使用离子注入手段进行 Al、B、N等原子的掺杂。其中：Al 等受主原子更容易取代SiC 晶格中的 Si的位置而形成深受主能级，从而得到 P 型半导体；而 N 和 P 等施主原子更容易占据 C的晶格位置而形成浅施主能级6，从而得到 N 型半导体。值得注意的是，SiC 具有其他宽带隙半导体没有的宽掺杂范围（1101411019 cm3）2，其能在该范围内轻松实现 N 型和 P 型掺杂，如使用 Al掺杂后 4H-SiC 单晶的电阻率低至 5 cm。根据掺杂浓度和元素种类不同，SiC 电阻率可以在 110411011 cm 之间变化1。2SiC薄膜制备及功率器件制备的工艺SiC 薄膜具有优异的机械、热学和电学性能，适用于高功率电子器件、光电转换器件、透明导电薄膜、生物医学器械、传感器等领域中。SiC 薄膜的生长，对微电子、光电子、传感器等领域的发展具有重要的意义。因此，需不断改进 SiC 薄膜的生长技术，得到更高质量的 SiC 薄膜。目前，制备 SiC 薄膜的方法有多种，如液相外延、物理气相沉积、离子束沉积、分子束外延和化学气相沉积，其中化学气相沉积图 2SiC的 2H、4H、6H、15R、3C晶型对比5Figure 2Comparison of 2H，4H，6H，15R，and 3C crystal forms of SiC表 1主要半导体材料物性数据5Table 1Physical Property Data of Main Semiconductor Materials材料热稳定性禁带宽度/eV相对介电常数热导率/（WK1cm1）临界电场/（106 Vcm1）电子饱和漂移速度/（cms1）少子寿命/s电子迁移率/（cm2V1s1）空穴迁移率/（cm2V1s1）熔点/K最高工作温度/KSi好1.1211.91.50.311072.51031 4006001 690600GaAs一般1.4312.50.540.6210711088 5004001 5107 6003C-SiC极好2.23104.92.0210751091 000402 1001 2506H-SiC极好3.029.74.93.22.51075109600402 1001 5804H-SiC极好3.269.74.93.02.510751091 0201152 1001 580428吴炜杰等：碳化硅功率器件技术发展综述是 SiC外延生长中最常用的方法。SiC生长机理，是以高纯氢气或者氩气作为载体气体，将 Si源气体和C源气体带入淀积室中进行化学反应，将生成的 SiC分子沉积在衬底上并生长出晶体取向与衬底相同的SiC单晶外延层。2.1SiC薄膜制备工艺目前，SiC薄膜制备主要通过热壁 CVD 进行7，主 要 生 产 厂 商 包 括 Applied Materials、Quantum Design、Oxford Instruments 及国内的厦门十一维、合肥科晶等厂家，具体包括以下几种方法。大气压化 学 气 相 沉 积 法（Atmospheric pressure chemical vapor deposition，APCVD），其是一种化学气相沉积（Chemical vapor deposition，CVD）技术，通常在接近大气压的条件下进行，一般在 110 个大气压的范围内，先将蒸气相前驱体引入反应室，在加热的基片上 反 应 而 形 成 薄 膜。甲 基 三 氯 硅 烷（MTS，CH3SiCl3）是 SiC 薄膜合成中最常用的单源前驱体，这不仅因为其分子结构中硅（Si）和碳（C）的化学计量比，而且还因为可获得良好质量的薄膜8-9；常用的双源前驱体，包括丙烷（C3H8）和二氯硅烷（DCS，SiH2Cl2）与三氯硅烷（HCl3Si）的混合物10-11；高纯度的氢气和氩气混合物，被用作载气气体8。低压化学气相沉积法（LPCVD），其是用于生长 SiC 薄膜最常见的 CVD 系统，尽管 LPCVD 过程中 SiC 薄膜的沉积速率比 APCVD 过程低得多，但由于真空系统易于扩展和基板支架中温度分布更均匀，因此在LPCVD 系统中可以覆盖更大的表面区域，LPCVD反应器也允许使用更多种类的前驱体以减少沉积薄膜中杂质的含量，与 APCVD 的区别在于 LPCVD反应器必须承受高压梯度并在反应器排放点插入真空系统12。金属有机化学气相沉积法（MOCVD），其是 CVD 的一种增强变体，其中使用了一种或多种 金 属 有 机 化 合 物 作 为 前 体 材 料，自 Manasevit于 1969 年 首 次 进 行 的 工 作 以 来13，这 种 基 于CVD 的技术一直在稳步发展，是常用于合成 SiC薄膜的 CVD 方法之一，因为其较高的沉积速率（约为 40 nm min1）14-15，特 别 适 用 于 厚 SiC 薄 膜 的生长。半导体的缺陷在晶体生长、制造，甚至在设备操作过程中均会出现，特别是在 SiC 特别适合的恶劣环境下。碳化硅晶体的生长在提高材料质量方面取得了令人印象深刻的进展，大型宏观缺陷（如堆积缺陷、微管等）几乎已经被消灭16，但 SiC 存在固有缺陷（如空位（VSi和 VC）和反位（CSi和 SiC），以及这些缺 陷 的 组 合（如 空 位（VSiVC）和 碳 反 位-空 位 对（CSiVC）17。目前，可制备的 SiC 外延晶片的厚度均匀性保持在 1%3%左右，掺杂浓度在 3%左右，表面粗糙度可以控制在 0.4 nm 以内，表面缺陷密度小于 1 cm2 18-21。2.2SiC功率器件制备工艺随着 SiC 功率器件制备工艺的不断优化和发展，器件的性能得到不断提高，已经在电动汽车、太阳能逆变器、高速列车和电力变换器等领域中得到广泛的应用。SiC 功率器件制备工艺的发展对于提高功率器件的性能、降低能源损耗、提高系统效率和减 少 对 环 境 的 污 染 具 有 重 要 意 义。以 沟 槽MOSFET为例介绍 SiC功率器件的制备流程。在槽沟 MOSFET 的制造过程中，p-注入步骤和槽沟形成步骤可以交替进行，即先进行 p-注入再进行槽沟结构制造22，或先进行槽沟制造再进行 p-注入23。图 3 为先槽沟制造流程示意图24。首先在n+衬底上外延生长 n-漂移区，然后在使用 Al注入进行槽沟结构制造而形成 p-区，随后进行 p+注入以形成屏蔽区，再进行 n+注入以定义源和漏区域；在注入步骤后，将所得到的结构暴露在高温下进行热氧化处理以形成栅氧层，再经退火处理后沉积栅极电极、源金属和漏金属，最后该结构被涂覆一层聚酰亚胺作为保护封装层。为减少 SiC 基片和外延层中存在的缺陷，提高器件的性能，采用各种离子注入和热氧化处理方法25。在 MOSFET 器件制备中，外延 SiC薄膜通常采用 CVD，其中反应气氛的组成和流量对外延生长的效果有着重要的影响。此外，温度也对生长速率和晶体质量有着重要影响，一般在 1 5001 700 之间进行生长。压力的控制可以影响反应气氛的流动状态和反应速率，一般在 10100 Torr 之间。外延生长的时间是影响生长厚度和晶体质量的另一个关键参数，一般外延生长的时间越长生长的厚度越大，但晶体质量也可能会受到影响。离子注入设备需要控制掺杂剂的剂量和注入深度，这些参数可以通过调节注入能量、注入剂量和注入角度等参数进行控制。对于掺杂得到的 N 型半导体，其掺杂浓度大 概 在 1101411019 cm3，Hall 迁 移 率 在 40100 cm2V1s1 26。对于 P型半导体，由于其较高的溶解度27，掺杂浓度大概在 11019 cm3，其载流子浓度为 11017 cm3左右28，其 Hall 迁移率在 2080 cm2V1s1 29。高温退火设备需要控制温度、气压和处理时间等参数，这些参数的选择取决于掺杂剂的类型和浓度等因素。金属电极的制备，通常采用金属蒸镀或物理气相沉积等技术30-33。429材料研究与应用 2023年 第 17 卷 第 3 期3SiC MOSFET器件的技术发展MOSFET 在功率转换应用中具有以下优点：门控、非耗散控制、可实现高开关频率，并可能与现有的 IGBT 门控驱动器设计兼容；内置二极管，不严格要求使用外部组件来实现负载电流的自由流动；对称的双向电流传导能力，能够实现先进的转换器架构，且使用的设备数量更少；低截止漏极电流，具有良好的温度稳定性；具有雪崩鲁棒性，可以设计无缓冲转换器。相比于传统的硅基材料，SiC具有其 3倍的禁带宽度及更高的熔点，更高的热导率使得 SiC 材料可以在更高的温度下工作；SiC 的临界击穿场强约是Si的 7倍，使得 SiC 可以在 MOSFET 器件中具有更好的耐压性；SiC 中有着更高的电子饱和迁移速率，使得 SiC 的 MOSFET 器件具有更高的工作频率。SiC 的功率器件研究很早就开始了，但是由于衬底质量的限制，直到 2001 年才开始逐渐商业化，目前SiC 功 率 器 件 的 主 要 生 产 厂 商 有 Cree、Rohm、Infineon、STMicroelectronics、GeneSiC 和 Microsemi公司，国内生产厂商主要有泰科天润、三安光电、基本半导体等公司，目前国内厂商受限于沟槽型 SiC MOSFET 专利壁垒较高、生产制造水平仍有差距，研究重点着眼于平面型 SiC MOSFET。3.1平面型 SiC MOSFET的发展由于槽栅型 MOSFET 制备工艺复杂，涉及深阱刻槽等工艺，沟道表面粗糙度很难控制，使得沟道迁移率不高，其次槽栅拐角处会发生电荷集中，如果屏蔽层效果较差可能导致提前击穿。此外，由于Rohm 和 Infineon在槽栅型 MOSEFT 专利方面占据绝对优势，导致大部分厂商无法绕开关键专利。因此，相 比 槽 栅 型 SiC MOSFET，平 面 型 SiC MOSFET 在市场上的应用更为广泛，相关研究也更多。图 4 为 MOSFET 结构图。Jayarama 团队34提出并制备了世界上第一个平面型 SiC MOSFET（见图 4（a），但是由于界面处质量较差，器件迁移率只有 20 cm2Vs1、阻断电压为 760 V、比导通电阻为125 mcm2。Harada 等35提 出 了 双 外 延 埋 沟 型SiC MOSFET（见图 4（b），并且通过外延层的离子 注 入 来 减 少 晶 格 损 伤，在 15 V 栅 压 时 得 到 了8.5 mcm2的 导 通 电 阻、阻 断 电 压 为 600 V。Harada 等36对双外延埋沟型 SiC MOSFET 器件进行改进，提出制备注入外延型 MOSFET 时不需要进 行 杂 质 补 偿，结 果 将 器 件 的 阻 断 电 压 提 高 到1 100 V，并将导通电阻降低到 4.3 m cm2。SiC 工艺的发展使得 MOSFET 器件中反型层的迁移率越来越高37-38，也逐渐降低成本使其便于商 业 化。Rohm 和 Cree 公 司 成 功 实 现 了 SiC 基MOSFET的首次商业化生产，自此也开始了工艺的不断优化和产品的多次迭代，随着 MOSFET器件的不断发展，1 200 V 阻断电压和导通电阻 2.7 mcm2的 SiC 基 MOSFET 器件已经商用。图 5 为商业化图 3SiC MOSFET制备过程24Figure 3Preparation process of SiC MOSFET430吴炜杰等：碳化硅功率器件技术发展综述MOSFET 结构图。Agarwal 等 39成功在商业化的工 厂 中 制 备 了 将 栅 氧 化 层 降 低 至 27 nm 的MOSFET 器件（见图 5（a），在栅压为 15 V 时得到的导通电阻为 6.7 mcm2，并且得到与厚度 55 nm的栅氧化层一样的高耐压能力，最高可承受 2.3 kV的电压。电子科技大学的刘佳月等40根据阈值电压、正向导通特性、反向阻断特性和栅氧化层的电场强度确定最佳注入条件，最终得到了比导通电阻为8.7 mcm2、反向击穿电压为 1 990 V 的器件结构（见图 5（b），其开启时间为 200 ns、关断时间为100 ns、雪崩电压为 2 350 V，并且完成了 1 700 V 的SiC MOSFET 的流片和测试。3.2槽栅型 SiC MOSFET的发展相比平面型 MOSFET，槽栅型结构能够消除JFET 区电阻，同时沟道由横向变为纵向，具有更低的导通电阻。SiC功率器件的研究从上世界 80年代就开始了41，但是直到 1993年世界上第一个槽栅型纵向 MOSFET 才由 Palmour 等42提出并制备。图6 为槽栅型 MOSFET 结构图。由于 SiC 的介电常数为 SiO2的 3 倍，SiO2中也会有 3 倍于 SiC 中的电场，因此栅氧化层会面临先击穿的危险，降低了MOSFET 的阻断电压。Cooper等43-45提出，通过栅极底部加一层 p+屏蔽层来起到对栅氧化层的保护作用，这可以大大地提高 MOSFET 器件的阻断电压，明显改善栅氧化层相比 MOSFET 器件提前击穿的问题，将器件的耐压提升到了 5 kV、特征导通电阻为 105 m cm2，之后的工作也大都借鉴了这种方法。（a）第一代平面型 MOSFET结构；（b）双沟道型 MOSFET结构。（a）first generation planar MOSFET structure；（b）double channel MOSFET structure.图 4MOSFET结构图34-35Figure 4MOSFET structure（a）Agarwal等设计的 MOSFET结构；（b）刘佳月等设计的 MOSFET结构。（a）MOSFET structure designed by Agarwal et al；（b）MOSFET structure designed by Liu Jiayue et al.图 5商业化 MOSFET结构图39-40Figure 5Commercial MOSFET structure diagram431材料研究与应用 2023年 第 17 卷 第 3 期在 2011 年半导体器件 IEDM 会议上报道了一款双沟道 MOSFET 结构（见图 7（a），同时对栅区、源区刻蚀，并且在源区槽底通过离子注入形成 p+源区，使 得 阻 断 时 的 漂 移 区 电 场 大 部 分 转 移 到p+源 区，从而达到对栅氧化层保护的目的，在源漏电流为 100 A 时阻断电压达到了 1 260 V，测试源 漏 电 压 为 600 V 的 栅 氧 化 层 的 电 场 可 以 低 至1.65 MVcm1 46。Uchida 等 47提出了 V 形槽栅结构的 MOSFET（见图 7（b），通过电化学刻蚀形成V 形槽，并在漂移区埋 P层以屏蔽栅氧化层电场，该结构具有更小的界面态密度，从而获得了更高的沟道迁移率，同时埋 p 层的屏蔽作用为氧化层带来了更好的可靠性，其制备的器件具有 1 640 V 的击穿电压（ID=1 mA）、导通电阻仅为 3.1 m cm2。3.3栅氧层和界面质量优化SiC 的 MOSFET 器 件 由 南 卡 大 学 的 J.W.Palmour 团队在 1993 年首次报道42，该器件是一款SiC 纵向结构的 MOSFET，其源漏区通过外延制成，沟道也不会受到离子注入和高温退火的影响而产生退化。然而，初代 MOSFET 器件性能较差，初代纵向 MOSFET 的比导通电阻仅为 33 m cm2、击穿电压也仅为 330 V，以及栅氧化层的击穿电压甚至低于 100 V，这是由于 SiC材料生长和制备工艺的不完善，栅氧层生长工艺不成熟而导致 SiC/SiO2界面特性差48-49，以及没有找到合适的金属电极和镀电极的工艺较差等。SiO2/SiC 材料的界面质量差会造成氧化物中电荷堆积和高界面态陷阱密度，这严重限制了 MOSFET 中沟道的迁移率。氮化是提高迁移率的一种有效方法，是指在含 N 的气体中生长栅氧化层，N 促进了 SiN 键的生成而起到钝化界面缺陷的作用，在界面上使用 NO 退火可有效降低表面陷阱密度37，50，从而增加沟道的迁移率。栅极氧化物的掺杂是氮化的一种替代方法，通过引入（a）第一代槽栅型 MOSFET结构；（b）增加 p+屏蔽层后的结构。（a）first generation slot gate MOSFET structure；（b）structure after adding p+shielding layer.图 6槽栅型 MOSFET结构Figure 6Trench gate MOSFET structure（a）双沟道 MOSFET结构；（b）V槽栅 MOSFET结构。（a）double channel MOSFET structure；（b）V-trench gate MOSFET structure.图 7双沟道和 V槽栅 MOSFET结构Figure 7Double channel and V-trench gate MOSFET structure432吴炜杰等：碳化硅功率器件技术发展综述不同的离子掺杂（如 P、B 等）51-53，也可以起到钝化SiO2/SiC界面并提高迁移率的作用。除 了 SiC/SiO2界 面 质 量 差 之 外，用 于 功 率MOSFET 的 SiO2的介电常数（k）低，由于 SiO2 的 k值大约比 SiC 的 k值低 2.5倍，与半导体层相比在介电介质中获得了更大的电场，这就是为什么要寻找k 值等于或大于 SiC 的新型介电材料的原因。高 k值的栅极电介质材料可显著降低给定栅极电介质厚度下的电场值，因此总栅极电流密度也降低。由于与 SiC 晶体具有优异的晶格匹配性，同时具有良好的 热 稳 定 性 和 较 大 的 介 电 常 数 和 带 隙，SiC MOSFET 中常用的高 k值介电介质为 Al2O354。然而，由于带隙的减小栅极泄漏电流将会增加，事实上不仅需考虑带隙值，还必须考虑栅介质层与 SiC 带隙的能带是否对齐，从而避免过多漏电流通过界面处。栅极氧化物掺杂技术也已成功实现，以进一步提高通道迁移率，但是会使器件稳定性受到损害，因此器件的设计需要根据需求平衡各方面的因素。4SiC的 IGBT器件的技术发展绝 缘 栅 双 极 晶 体 管（IGBT）器 件 结 合MOSFET 的高输入阻抗和双极结型晶体管的高电流 密 度，通 过 双 极 结 型 晶 体 管 调 制 进 而 降 低MOSFET 结 构 的 漂 移 区 电 阻 RDR，而 通 过MOSFET 结构则为双极结型晶体管提供基极驱动电流，这使得 IGBT 在高压大功率的应用场景下展现出了巨大潜力。4.1槽栅型 IGBTSiC IGBT 器件由于双极载流子存储效应，限制了其在高频开关情况下的应用，但在高压及超高压行 业 中 则 极 具 优 势。早 在 1999 年 Cree 公 司 的Ranbir Singh55制备得到了首个 p沟道的槽栅型 4H-SiC IGBT（见图 8），其漂移区厚度为 10 m、p 掺杂浓度为 51015 cm3，由于 NPN 晶体管带来的高增益，此器件的击穿电压仅为85 V，但由于其优异的高温特性（工作温度可高达 350），仍然在当时引 起 了 足 够 的 关 注。Cree 公 司 的 Q.Zhang 等56率 先制备了击穿电压为 10 kV 的槽栅型 p 沟道的SiC IGBT（见图 9），在轻掺杂的 p 漂移层厚度大于100 m、掺杂浓度仅为 11014 cm3，同时在漂移层上引入几微米厚的 p型区，用以消除沟道底部的 n型保护区所产生的 JFET 效应，从而降低导通电阻、增强电流，此外结终端扩展区（JTE）的引入起到了边缘保护的作用，虽然该器件在导通特性上表现并不如意，但在室温条件下导通电阻高达 175 mcm2，这仍然是首个 10 kV 电压等级的 SiC IGBT 器件。由于槽栅结构加工难度、槽栅处栅氧介质层生长质量及槽栅侧墙导致的阈值电压难以控制等问题，平面栅结构的 IGBT器件得到了广泛的应用。4.2平面型 IGBTM.Avram 等57通过离子注入的方式实现了平面型 SiC IGBT 的制备（见图 10），其导电沟道是 n型的，击穿电压也达到了 2 kV，这也是实验中首次击穿电压达到 2 kV 的平面型 n沟道 IGBT。M.Avram等58通过引入自对准工艺成功制备了击穿电压为图 8首个 p沟道的槽栅型 4H-SiC IGBT 结构示意图Figure 8Schematic diagram of the structure of the first p-channel trench gate type 4H-SiC IGBT图 910 kV 的槽栅型 p 沟道的 SiC IGBT结构示意图Figure 9Schematic diagram of the SiC IGBT structure of the 10 kV trench gate type p-channel433材料研究与应用 2023年 第 17 卷 第 3 期4 kV 的平面型 n沟道 IGBT（见图 11），其 buffer层的厚度及浓度分别为 20 m 和 31018cm3、外延层的厚度及浓度分别为 300 m 和 51015cm3。Cree 公司的 Q.Zhang 等59-62发布了一系列平面型 p-IGBT器件（见表 2），其在所得的首个平面型 p-IGBT 器件后，先后通过引入电流增强层（CEL）、优化 JFET区、优化元胞设计等方式，在保证器件击穿电压的同时，有效降低了器件的导通电阻，为后续平面型IGBT 器 件 的 设 计 开 发 开 阔 了 思 路。图 12 为 p-IGBT器件结构示意图。J.A.Cooper等 63制备得到了击穿电压为 20 kV的 p 沟道 IGBT，其漂移层厚度为 175 m、p 掺杂浓度为 21014 cm3。Cree公司的 S.H.Ryu等64制备得 到 了 击 穿 电 压 为 15 kV 的 p 沟 道 IGBT（见 图13），p 型漂移层的厚度为 140 m、p 掺杂浓度为21014 cm3，通过对 buffer 层的厚度与掺杂浓度的设计优化器件性能。在这一阶段，工业界和学界更偏向于研究 p沟道的 IGBT，这是由于用于生长外延的 n 型 SiC 衬底的低电阻率和低缺陷密度，随着技术的进步，p 沟道的 IGBT 性能不断提高，但由于 p型 SiC衬底加工工艺不成熟等问题，p型衬底的电阻率高、缺陷密度大，制备得到的 n 沟道 IGBT 器件性能较差。Wang65等提出了新的倒置生长工艺，所有的外延层都在衬底（约 400 m）上生长，随后在通过抛光去除，由于各层的外延是连续的生长，可以最大限度的减少在中断生长界面下容易形成的位错和形核堆叠缺陷，获得了厚度为 180 m 的外延层，厚的 p+衬底被薄的 p+外延层所替代，集电极的电阻下降了接近两个数量级，这是在独立的 SiC 外延层上制备SiC 器件的第一份详细报告。由此，SiC IGBT 的研究开始转向至 n 沟道 SiC IGBT 器件，而 n 沟道 SiC IGBT 器件也表现出越来越优秀的静态和动态特性。T.Mizushima 等 66同样采用倒置生长工艺制备得到了击穿电压为 16 kV 的 n 沟道 4H-SiC IGBT（见图 14），在 4H-SiC（000-1）碳面（底部）通过离子注入进行 p掺杂而顶部的 p区则通过外延生长形成，得到更高的通道迁移率 100 cm2V1s1，解决了电阻大、沟道质量差的问题，当加载的栅偏压为 30 V时 其 比 导 通 电 阻 仅 为 14 mcm2。E.Van Brunt等67制备得到了击穿电压为 27 kV 的 n沟道 IGBT，使用的 n 型漂移区厚度分别为 230 m、掺杂浓度为图 102 kV 的平面 n沟道 IGBT 结构示意图57Figure 10Schematic diagram of planar n-channel IGBT structure for 2 kV图 114 kV 的平面 n 沟道 IGBT 结构示意图58Figure 11Schematic diagram of planar n-channel IGBT structure for 4 kV表 2Q.Zhang 等学者 20062009 年期间制备的 p-IGBT性能及优化方案59-62Table 2Performance and optimization plan of p-IGBT prepared by scholars such as Q.Zhang from 2006 to 2009发布年份2006年592007年602007年612009年62击穿电压/kV697.512导通电阻（不同栅压）/（mcm2）570882618.6改进点首个平面 p-IGBT优化 JFET区引入电流增强层（CEL）优化器件元胞设计434吴炜杰等：碳化硅功率器件技术发展综述2.51014 cm3（见图 15），通过 15 h的热氧化寿命增强处理，使得双极型载流子寿命从原有的 1.6 s提高到 10 s以上，使得该器件在保持超高耐压的同时获得了良好的导通特性。图 1416 kV的 n沟道 IGBT结构示意图Figure 14Structural schematic diagram of 16 kV n-channel IGBT图 1315 kV的 p沟道 IGBT结构示意图Figure 13Schematic diagram of the structure of a 15 kV p-channel IGBT（a）2006；（b）2007；（c）2008；（d）2009。图 12Q.Zhang等学者 20062009年期间制备的 p-IGBT结构示意图59-62Figure 12Schematic diagram of p-IGBT structure prepared by scholars such as Q.Zhang from 2006 to 2009435材料研究与应用 2023年 第 17 卷 第 3 期4.3SiC IGBT的挑战SiC IGBT 与 SiC MOSFET 器件面临着相同的问题，即 SiC 晶圆的质量差、加工制造工艺不成熟、SiC/SiO2界面质量问题等，而 SiC IGBT 面临的主要挑战是 n 沟道 IGBT 器件的制备、载流子寿命较短、大尺寸大厚度 SiC 晶圆的制造、高压/超高压、高温 封 装 难 度 大 等 一 系 列 问 题。目 前，n 沟 道 SiC IGBT 器件的研制开发是研究重点，倒置生长工艺也能够有效提高外延层质量，通过减小缺陷极大的减低导通电阻，但在集电极一端的 p 型外延层仍需要有一定的厚度和掺杂浓度才能满足器件制备需要。同时，此方法需要将 n 型衬底（约 400 m）完全去除，由于 SiC 本身的性质，去除工艺较难且会导致载流子寿命下降和晶圆翘曲度增加。虽然 SiC 表面的 SiO2能够像 Si IGBT 一样在高温下的氧化环境中形成，但在氧化过程中除了近界面陷阱之外，还会产生额外的碳（C）团簇，使 SiC/SiO2界面的陷阱密度是 Si/SiO2界面陷阱密度的一个或两个数量级，如此高的界面陷阱密度（11013 cm2）会导致 SiC MOS结构的沟道迁移率大幅降低。5结语由于 SiC 具有的更大禁带宽度、更高的电子饱和迁移率和更高的击穿场强等特性，SiC 功率器件也广泛应用在高温、高压等环境中，并在学术界和工业界开展了深入的研究。本文对 SiC 材料性质与掺杂调控、SiC 薄膜制备与功率器件制备工艺、SiC 功率器件（尤其是 MOSFET 和 IGBT）的设计与优化，尤其是通过结构与掺杂浓度的设计，希望能将 SiC功率器件应用于高压输电、智能电网和脉冲功率等行业中。同时，对于如何从 SiC 外延制备角度进行优化也进行了广泛的讨论，载流子寿命的下降主要和 SiC 碳空位相关的 Z1/2和 EH6/7相关68，这方面可以通过 C+离子注入、热氧化或者外延生长质量提高等方法将缺陷减小69。相信随着外延生长质量不断提高、器件设计水平不断进步，SiC 功率器件也将展示出更为巨大的潜力。参考文献：1 王逸民，宋华平，胡正发，等.4H-SiC 外延层中 BPD 向TED 转化的深度及分布特征J.材料研究与应用，2023，17（2）：342-345.2 TSUNENOBU K.Material science and device physics in SiC technology for high-voltage power devicesJ.Japanese Journal of Applied Physics，2015，54（4）：40103.3 徐晓杰.1.2 kV 碳化硅 MOSFET 器件新结构研究 D.成都：电子科技大学，2021.4 李赟.用于 IGBT 的 4H-SiC 材料生长及器件制备研究D.南京：南京大学，2021.5 李俊楠.SiC 功率器件特性研究与模拟分析 D.北京：北京化工大学，2012.6 郑嘉棋.高导电碳化硅基复相陶瓷的制备及其性能研究 D.上海：中国科学院大学（中国科学院上海硅酸盐研究所），2021.7 孟大磊，李璐杰，张政.PVT 法碳化硅晶体生长热应力分析 J.材料研究与应用，2020，14（3）：6.8 SCHILLINGER K，JANZ S，REBER S.Atmospheric pressure chemical vapour deposition of 3C-SiC for silicon thin-film solar cells on various substratesJ.Journal of Nanoscience and Nanotechnology，2011，11（9）：8108-8113.9 FUNATO Y，SATO N，FUKUSHIMA Y，et al.Fundamental evaluation of gas-phase elementary reaction models for silicon carbide chemical vapor depositionJ.Ecs Journal of Solid State Science&Technology，2017，6（7）：P399-P404.图 1527 kV的 n沟道 IGBT结构示意图Figure 15Structural schematic diagram of 27 kV n-channel IGBT436吴炜杰等：碳化硅功率器件技术发展综述10 ZORMAN C A，FLEISCHMAN A J，DEWA A S，et al.Epitaxial growth of 3C-SiC films on 4 in.diam（100）silicon wafers by atmospheric pressure chemical vapor depositionJ.Journal of Applied Physics，1995，78（8）：5136-5138.11 OTANI M，TAKAHASHI T，HABUKA H，et al.Quartz crystal microbalances for evalua