石墨烯压力传感器Au-Si共晶键合的气密性封装_吴天金.pdf

收稿日期:2022-12-21基金项目:国防科技 173 计划技术领域基金项目(2021JCJQJJ0172)通信作者:王俊强,副教授,博士,主要从事石墨烯传感器、高温封装及三维集成研究。E-mail:wangjq210 电子元件与材料Electronic Components and Materials第 42 卷Vol.42第 5 期No.55 月May2023 年2023石墨烯压力传感器 Au-Si 共晶键合的气密性封装吴天金1,2,王俊强1,2(1.中北大学 仪器与电子学院,山西 太原 030051;2.中北大学 前沿交叉学科研究院,山西 太原 030051)摘 要:针对石墨烯压力传感器的高气密性封装要求,设计了一种应用于石墨烯压力传感器的 Au-Si 键合工艺。采用 Au-Si 键合工艺只需要在传感器的密封基板表面生长一层 100 nm 的 SiO2,并在生长的 SiO2表面溅射金属密封环,密封环金属采用 50 nm/300 nm 的 Ti/Au。使用倒装焊机在 380 以及 16 kN 的压力环境下保持 20 min 完成传感器芯片与基板的键合,实现石墨烯压力传感器的气密性封装。键合完成后对键合指标进行表征测试,平均剪切力可达19.596 MPa,平均泄露率为 4.58910-4Pacm3/s。通过对键合前后石墨烯传感器芯片电阻检测,电阻输出平均值变化了 3.36%,键合前后电阻输出相对稳定。对传感器进行静态压力检测,其灵敏度0.3 k/MPa,非线性0.3 k/MPaand nonlinearity 3 kcm)。本文设计的传感器结构主要是以硅作为压力敏感膜片,通过键合工艺使得敏感膜片与传感器基板实现密封,其中石墨烯覆盖在其压力敏感膜片上面,当敏感膜片受到外界压力且大于传感器密封压力时,敏感膜片产生形变从而使得覆盖在敏感膜片上面的石墨烯产生应变,应变使得石墨烯的对称六角晶格结构遭到破坏,以致石墨烯中载流子移动,使得石墨烯能带移动,能带移动导致敏感膜片上面的石墨烯电阻发生变化。利用 Au-Si 共晶键合工艺,只需在传感器的基板上布置 2 个矩形环作为键合的密封金属环,矩形环的形状如图 1 所示,尺寸分别为 3100 m200 m 以及2100 m200 m。在传感器的基板上制作金属密封环之前需在基板表面上先采用等离子体增强化学气相沉积(PECVD)的方式生长一层 100 nm 的 SiO2,SiO2层可以防止键合时金属 Au 向基板硅内部扩散。密封环金属层为 Ti/Au,由于金属 Au 在 SiO2上的粘附性较差,金属 Ti 可以对金属 Au 起到黏附的作用,基板键合金属层分布如图 2 所示。图 1 密封金属环设计图Fig.1 Design drawing of sealing metal ring图 2 传感器键合模型图Fig.2 Sensor bonding model1.2 传感器制作工艺流程采用 2 寸硅晶圆对石墨烯压力传感器芯片进行工艺制作,工艺流程如图 3 所示。第一,利用等离子体增强化学气相沉积法在 2 寸硅晶圆其中一面上生长200 nm 的 SiNx绝缘层(图 3(a);第二,在 SiNx的表045吴天金,等:石墨烯压力传感器 Au-Si 共晶键合的气密性封装面采用磁控溅射生长 15 nm 的金属 Ti 和 30 nm 的 Au作为电极(图 3(b);第三,利用湿法转移使石墨烯转移到衬底上,并采用反应离子刻蚀(RIE)对转移完成的石墨烯进行刻蚀,使石墨烯刻蚀成设计的图形覆盖在电极上(图 3(c),图 4 为石墨烯图形化刻蚀之后的光学图像;第四,在刻蚀完成的石墨烯表面上同样采用等离子体增强化学气相沉积法再生长一层 100 nm的 SiNx作为石墨烯的防护层(图 3(d);第五,利用双面光刻方式,采用干法刻蚀技术对 2 寸硅晶圆的背部方腔进行深硅刻蚀,刻蚀深度为 250 nm(图 3(e);第六,采用激光切割将 2 寸晶圆分裂成 4.5 m4.5m 的小片。图 3 传感器芯片制作工艺流程图Fig.3 Process flow chart of sensor chip manufacturing传感器底部键合基板制作工艺流程如图 5 所示。第一,采用 2 寸硅晶圆,将硅晶圆其中一面采用等离子体增强化学气相沉积法生长一层150 nm 的 SiO2作为绝缘层(图 5(a);第二,利用磁控溅射生长键合密封环金属 Ti/Au,厚度分别为 50 nm/300 nm(图 5(b);第三,利用激光切割技术将 2 寸硅晶圆切割成 4.5 m4.5 m 的小片。图 4 石墨烯图形化刻蚀之后的光学图像Fig.4 Optical image of graphene after graphical etching图 5 基板制作工艺流程图Fig.5 Substrate fabrication process flow chart1.3 石墨烯压力传感器 Au-Si 键合工艺流程键合前需要对键合表面进行前处理,前处理的效果会极大影响键合的强度。首先对键合传感器的芯片进行清洗,采用 HF H2O 体积比为 1 50 的水溶液对传感器顶部芯片进行清洗,室温状态下清洗 30 s,之后采用去离子水清洗芯片表面 HF 水溶液,最后用氮气枪吹干键合表面,主要是对顶部的芯片键合硅面进行清洗,去除硅表面的氧化层以及杂质;之后对传感器底部基板采用 RAC 清洗,分别是丙酮、异丙醇、去离子水超声清洗,主要去除基板键合金属密封环上的有机物,清洗之后,采用功率为 200 W、气流量为 200mL/min 的 Ar 气对传感器基板金属密封环进行预处理,预处理时间为 180 s,这样不仅可以去除金属表面残留的有机物,还可以激发金属的活性,提高键合强度。传感器的芯片以及基板清洗完成之后,采用倒装焊机对传感器的芯片以及基板进行对准键合,键合条件为 380 下施加 1.6 kN 的压力并保持 20 min,键合初始阶段需在 40 s 内将温度升至 380,避免键合时空气中氧气对键合的影响,在键合时持续通入 N2气体。键合温度与压力随时间变化分别如图 6 和图 7 所示,传感器键合完成的实物图如图 8 所示。145电子元件与材料图 6 键合温度随时间变化关系图Fig.6 Bonding temperature change with time图 7 压力随时间变化关系图Fig.7 Pressure change with time图 8 键合完成的传感器芯片Fig.8 Sensor chip after bonding2 结果与讨论2.1 键合界面分析键合完成的石墨烯传感器芯片通过磨样机打磨出Au-Si 键合横截面,之后采用扫描电镜(SEM)对横截面进行微观结构检测,横截面形貌如图9 所示。Au-Si共晶键合温度在 363 以上时,Au 与 Si 会在键合面上共晶反应生成块状或者颗粒状硅黏附在凝固的共晶体上。传感器的基板上 SiO2/Ti/Au 层与传感器芯片硅面键合,金属 Au 不能很好地黏附在 SiO2上,中间层金属 Ti 具有很好的粘附性。当键合温度在 380 时,Au 层则会向 Si 中扩散形成金硅化合物 SiAu311-17。通过共晶键合形成共晶化合物的方式对石墨烯压力传感器进行密封键合,不仅在键合强度上有了显著的提高,还能够对压力传感器进行很好的气密封装,提高了石墨烯压力传感器的整体性能。图 9(a)传感器整体结构扫描电镜图;(b)键合金属界面扫描电镜图Fig.9(a)SEM image of the overall structure of the sensor;(b)SEM image of the bonded metal interface2.2 剪切力测试通过对石墨烯压力传感器键合芯片进行拉力剪切力检测,测试石墨烯压力传感器芯片 Au-Si 键合强度。采 用 拉 力 剪 切 力 测 试 仪(DAGE-4000,NordsonDage)对键合后的石墨烯传感器芯片进行检测,检测结果如图 10 所示。为测试采用金硅键合工艺的传感器芯片密封强度的一致性,制备 10 个大小规格一致的样品进行检测,其中最大的剪切力为 25.16 MPa,最小剪切力为 13.79 MPa,平均剪切力为 19.596 MPa。传感器芯片键合密封环的面积为 3.92 mm2,根据国标GJB 548B-200518要求计算出最小剪切力为 9.15MPa,检测结果均满足传感器芯片键合强度最低要求。图 10 剪切力测试结果Fig.10 Shear force test results245吴天金,等:石墨烯压力传感器 Au-Si 共晶键合的气密性封装2.3 气密性检测采用氦质谱检漏仪(UL1000 FAB,Inficon)对传感器芯片进行气密性检测,测试结果如图 11 所示。本次石墨烯压力传感器芯片设计密封腔体的体积为 0.1mm3,根据 GJB 548B200518标准要求,密封腔最小泄露率为 510-3Pacm3/s。同样为测试实验的一致性,将 10 个大小规格一致的传感器样品放置在 517kPa 的氦气环境下保持 2 h,然后去除传感器表面的氦气,将检测样品放入氦质谱检漏仪中进行氦气泄露率检测,其中最大泄露率为 5.1910-4Pacm3/s,平均泄露率为 4.58910-4Pacm3/s,泄露率远小于标准规定要求。图 11 气密性测试结果Fig.11 Air tightness test results2.4 电学性能分析为验证石墨烯压力传感器芯片键合时的高温以及压力对传感器中石墨烯电阻稳定性的影响,对键合前后的石墨烯芯片的电阻进行对比。本次设计石墨烯压力传感器的输出电阻为 5 k,采用智能台式真有效值万用表(VICTOR 8246B)检测了 5 个传感器键合前后芯片电阻的输出值。键合前传感器的芯片电阻输出值在 4.4567.315 k 之间,平均电阻在 5.8112 k。键合之后传感器电阻在 4.792 7.125 k 之间,平均电阻在 6.0064 k。键合前后电阻平均值变化了 0.1952k,电阻变化了大约 3.36%。可见传感器的电阻值在键合前后变化较小,Au-Si 共晶键合工艺的温度与压力对石墨烯压力传感器的电阻输出影响较小。2.5 石墨烯压力传感器的整体性能分析采用活塞压力计(ZHTG100)对键合封装完成的传感器进行静态压力标定。将封装好的传感器连接在活塞压力计的接口处,之后将传感器的电阻输出端连接在数字万用表的电阻输入端,改变活塞压力计的压力检测石墨烯压力传感器的输出电阻。本次实验,对石墨烯压力传感器从 0 80 MPa 进行标定,每次以 10MPa 为增量,从零开始记录 11 个点,进行 3 次压力载荷循环。压力传感器的输出电阻随压力变化的关系如图 12 所示。根据实验数据,分析得出传感器的灵敏度0.3 k/MPa,非线性1%FS。实验结果分析得出该传感器具有很高的重复性。图 12 传感器芯片静态压力测试结果图Fig.12 Static pressure test results of the sensor chip3 结论本文采用 Au-Si 键合工艺对石墨烯压力传感器进行气密封装,通过制备石墨烯压力传感器的芯片和基板,利用倒装焊机对芯片和基板进行键合。利用扫描电镜对键合横截面进行微观结构观察,对键合完成的石墨烯压力传感器芯片进行剪切力和气密性检测,满足 GJB 548B200518的要求。分析传感器键合前后输出电阻的变化,电阻平均值变化了 3.36%,电阻变化小且稳定。通过以上实验表明,Au-Si 共晶键合工艺应用于石墨烯压力传感器键合封装不仅工艺简单,且强度高,为压力传感器气密封装研究提供一定的参考。参考文献:1Meng S,Peng R.Growth and follow-up of primary cortical neuroncells on nonfunctionalized graphene nanosheet film J.Journal ofApplied Biomaterials&Functional Materials,2018,107(155):385-388.2Chun S,Kim Y,Jung H,et al.A flexible graphene touch sensor inthe general human touch range J.Applied Physics Letters,2014,105(4):654.3叶海安,苗瑞霞,郭三栋,等.石墨烯纳米带整流器件电子输运性质研究 J.传感器与微系统,2021,40(4):8-10.4程迎军,蒋玉齐,许薇,等.焊料键合实现 MEMS 真空封装的模345电子元件与材料拟 J.半导体学报,2005,26(5):253-260.5刘海波,梁晓波,刘冠华,等.阳极键合在 MEMS 封装中的研究进展 J.测控技术,2020,39(5):69-74.6谷专元,何春华,何燕华,等.MEMS 硅玻璃阳极键合工艺评价方法 J.传感器与微系统,2017,36(10):55-57.7Jing E,Xiong B,Wang Y.The Au/Si bonding interface studied byinfrared microscope J.Materials Letters,2010,64(7):827-829.8Gao L Y,Wen J,Li C F,et al.The effect of finish layer on theinterfacial cracking failure of Au-Si bonding J.Engineering FailureAnalysis,2020,115:104682.9Lee K R,Kim K,Park H D,et al.Fabrication of capacitive absolutepressure sensor using Si-Au eutectic bonding in SOI wafer J.Journal of Physics,2006,34(1):393-398.10Xiang W,Zhang D,Li T,et al.Gold-silicon wafer eutectic bondingin piezoresistive accelerometer assembling J.Chinese Journal ofSemiconductors,2003:39(9):1453-1460.11Liang H,Xiong B.Modified Au/bulk Si eutectic bonding structurewith reliable compatibility of KOH etching based on two-step LOCOSJ.Semiconductor Science and Technology,2020,35(5):055017.12Kurashima Y,Matsumae T,Higurashi E,et al.Application of thinAu/Ti double-layered films as both low-temperature bonding layerand residual gas gettering material for MEMS encapsulation J.Microelectronic Engineering,2021(7):111513.13Liang H,Xiong B.Electrical and mechanical properties of Au-Sibonds for 3D interconnect applications J.Semiconductor Scienceand Technology,2021,36(9):095027.14Yang S,Qu Y,Deng N,et al.Effects of surface activation time on Si-Si direct wafer bonding at room temperature J.Materials ResearchExpress,2021,8(8):085901.15Ke S,Li D,Chen S.A review:wafer bonding of Si-basedsemiconductors J.Journal of Physics D:Applied Physics,2020,53(32):323001.16Kang Q,Wang C,Niu F,et al.Single-crystalline SiC integrated ontoSi-based substrates via plasma-activated direct bonding J.Ceramics International,2020,46(14):22718-22726.17陈裕焜,贾新章,张德胜,等.GJB 548B2005 微电子器件实验方法和程序 S.北京:中华人民共和国国家军用标准,2005.(上接第 538 页)7Zhang H,Liu X,Zhang J,et al.A nano-Watt MOS-only voltagereference with high-slope PTAT voltage generators J.IEEETransactions on Circuits and Systems II:Express Briefs,2018,65(1):1-5.8Qiu Y,Wei T C,Wang J,et al.Bandgap reference with adjustabletemperature coefficient based on controlling PTAT current J.Chinese Journal of Liquid Crystals and Displays,2010,25(1):105-109.9黄苏平.低压共源共栅电流镜的偏置电路 J.集成电路应用,2020,37(4):25-27.10夏俊雅,曾以成,崔晶晶.高阶曲率补偿低温漂系数带隙基准电压源设计 J.电子元件与材料,2017,36(6):90-94.11贺莎,邹望辉.一种集成轨到轨比较器电路设计 J.电子测试,2020(7):35-36.12Idros N,Aziz Z,Rajendran J.A 1.8 V 8-bit pipelined ADC withintegrated folded cascode op-amp in CMOS 180 nm C 2020 4thIEEE Electron Devices Technology and Manufacturing Conference(EDTM).NY,USA:IEEE,2020.13Shahpari N,Habibi M.A rail-to-rail low-power latch comparatorwith time domain bulk-tuned offset cancellation for low-voltageapplications J.InternationalJournalofCircuitTheoryandApplications,2018,46(11):1968-1984.14Kouhalvandi L,Aygun S,Gunes E O,et al.An improved 2 stageopamp with rail-to-rail gain-boosted folded cascode input stage andmonticelli rail-to-rail class AB output stage C 2017 24th IEEEInternationalConferenceonElectronics,CircuitsandSystems(ICECS).NY,USA:IEEE,2017:542-545.15万成功,鲁佳慧,黄光明.基于 GSMC 0.13 m 工艺的低失调运算放大器设计 J.电子元件与材料,2022,41(4):412-417.445