基于一种新的三模集的低通FIR数字滤波器设计.pdf

doi:10.3772/j.issn.1002-0470.2023.06.003基于一种新的三模集的低通 FIR 数字滤波器设计赵海军陈毅红 贺春林 蒲 斌(西华师范大学计算机学院 南充 637009)(物联网感知与大数据分析南充市重点实验室 南充 637009)摘 要 本文对低通有限脉冲响应(FIR)数字滤波器的设计进行了研究;在对常用三模集和传统的具有脉冲响应系数的 FIR 数字滤波器分析的基础上,提出将一种新的三模集应用于低通 FIR 数字滤波器设计的新方法。该 FIR 滤波器由多个乘法-累加器单元构成,实现正向转换器、并行算术通道和逆向转换器的功能。正向转换器将一个二进制数编码成一个关于模集的余数表示的数,每个算术通道对模集的每个模进行模乘和累加,逆向转换器将一个余数表示的数解码为其等效的二进制数,算术通道以完全并行的架构工作,从而实现轻量化的计算和简单的结构;最后的仿真实验结果不仅验证了本文提出的设计方法的有效性,而且相比于传统的单向转换设计,本文提出的设计方法有更小的滤波器系数偏差和更好的频率响应等波纹特性。关键词 低通有限脉冲响应(FIR)数字滤波器;余数系统(RNS);三模集;乘法-累加器单元;脉冲响应;量化误差0 引 言余数系统(residue number system,RNS)是可用于数字信号处理计算算法高速硬件实现的一种有效替代数字系统1-2。在 RNS 中,把一个较大字长的整数值用一个特定的模集分割成几个相对较小的整数副本,然后对 RNS 整数副本并行地执行加法和乘法运算,每个副本称为一个通道,且 RNS 通道执行模算术。这样,RNS 算术就不会受到通道间传播延迟的影响。系统性能可以通过选择较小的字长通道和较短的内部进位延迟来提高。因此,RNS 成为实现高速有限脉冲响应(finite impulse response,FIR)滤波器的一种有效方法,其中主要的运算是加法和乘法。由于这一特性,人们基于 RNS 提出了多种数字信号处理架构。文献3提出了一种基于余数系统和有限域置换多项式的混沌序列生成方法,该方法可以降低硬件实现中迭代环路的计算位宽,并提高生成速率。文献4提出了一种基于余数系统和蒙哥马利模乘算法的抗攻击算法。采用余数系统把大数运算转变成小数运算,具有一定的理论研究意义与实际应用意义,这为数字信号处理计算算法高速硬件实现提供了新的思路。文献5提出了基于RNS 的奇偶结构误差检测与校正方案。采用 180 nmCMOS 标准单元库的综合结果表明,该方案在延迟、功耗和面积开销方面比传统的 RNS 有所提高,而不失去误差检测与校正能力。每个 RNS 的基本要素是一个模集,它由一组成对的质数构成6。针对 RNS 已提出了多种模集的应用,其中模集 2n-1,2n,2n+1 最为常见。尽管这种模集可以简化正/逆转换器的设计,但 RNS算术单元的性能受到模 2n+1 通道的时间性能限185 高技术通讯 2023 年 第33 卷 第6 期:581-590 国家自然科学基金(61871330)资助项目。男,1966 年生,教授;研究方向:网络数据通信及电子信息;E-mail:。(收稿日期:2022-05-07)制。文献7采用一类复合形式 2k,2P-1 的RNS 模集提出了一种新的方法来设计具有符号输出的逆向转换器。对所采用的模加法器结构进行改进,以重用内部电路产生有符号输出。实验结果表明,对于一个 4 模转换器,该设计优于传统方法。文献8以 2n-1,2n,2n+1,2n-1-1,2n+1-1 为余数基,设计了一种 128 抽头 FIR 滤波器,利用基于华莱士(Wallace)树结构的纯组合逻辑电路,实现了二进制到余数的转换。文献9,10提出了一种采用混合-基转换(mixed-radix conversion,MRC)技术,分别将三模集 2n-1,2n-1,2n+k 和 2m-1,2m,2m+1 的 RNS 转换到二进制转换器。并设计了 2个逆向转换器,从而获得硬件资源和转换时间的权衡。但这些利用 RNS 模集要么是二进制到余数的正向转换,要么是从 RNS 转换到二进制转换器的逆向转换,这种单向转换存在不足之处。对此,本文提出采用三模集 2n-1,2n,2n+1-1 用于低通 FIR 数字滤波器的设计。具体而言,从FIR 结构的角度出发,将基于单个 RNS 的乘法-累加器(multiplication-accumulator,MAC)结构应用于每个通道 FIR 滤波器设计,实现正向转换器、并行算术通道和逆向转换器的功能,从而实现轻量化的计算和简单的结构;最后的仿真实验结果不仅验证了本文提出的设计方法的有效性,而且证明了相比于传统的单向转换设计本文设计有更小的滤波器系数偏差和更好的频率响应等波纹特性。1 预备知识RNS 是由 k 个互质的整数定义的,k 个互质的整数即 m=m1,m2,mk,其中对于 i,j(i,j=1,k)且 i j,有 gcd(mi,mj)=1,gcd()表示求最大公约数11。任意整数 X(0 X M,其中M=ki=1mi)在 RNS 中表示为 X=x1,x2,xk,其中 xi=Xmi,Xmi表示 X 模 mi运算,即求余数。RNS 是一种非加权数字系统,它通过将算术运算分割成更小的运算来加速算术运算。由于每个模通道的算术运算独立于其他模通道,在它们之间不存在进位传播,因此 RNS 得到的是无进位加法和无借位减法。为了实现余数到二进制转换,也就是将余数x1,x2,xk 转换为整数 X,一般采用中国余数定理(Chinese remainder theorem,CRT)12和混合-基转换(MRC)9-10,13技术。CRT 的计算公式为14X=ki=1xiNimiMiM(1)式中 Mi=M/mi且 Ni=M-1imi是 Mi的逆模 mi运算。这种方法的主要缺点是它需要 Mi(通常为很大的数)的逆模 mi运算和模 M 运算。MRC 将余数 x1,x2,xk 转换为整数 X 的计算公式为X=akk-1i=1Mi+a3m1m2+a2m1+a1(2)式中 ai为混合-基数字(mixed-radix digit,MRD),可以从余数中得到:ai=(xi-a1)c1,i-a2)c2,i-ai-1)ci-1,imi(3)式中 ci,j对于1ij 1 且 a1=x1。2 基于 RNS 的三模集 FIR 滤波器设计 具有脉冲响应系数 bk的 N 抽头 FIR 数字滤波器一般描述为y(n)=N-1k=0bkx(n-k)(4)这种 FIR 滤波器的可能实现15如图 1 所示,可以看出,需要执行 N 次乘法和 N-1 次加法。乘法在硬件和计算时间方面是非常昂贵的,因为算术单元要对以 2 的补码形式表示的数字执行定点计算,而且算术单元由专用硬件乘法器和与累加器连接的图 1 传统的 FIR 滤波器结构285高技术通讯 2023 年 6 月 第 33 卷 第 6 期加法器构成,以便能够有效执行乘法-累加操作。为此,本文提出了基于 RNS 的三模集 m1,m2,m3的 MAC 结构来实现它。图 2 所示为本文提出的基于 RNS 的三模集m1,m2,m3 的 MAC 结构。RNS 的主要组成部分是正向转换器、并行算术通道和逆向转换器。正向转换器将一个二进制数编码成一个关于模集的余数表示的数,每个算术通道需要对模集的每个模进行模乘和累加;逆向转换器将一个余数表示的数解码为其等效的二进制数,算术通道以完全并行的架构工作,没有任何关联,这使得运算速度大幅提高。该结构有 2 个独立的存储空间,可以同时访问。其中一个存储器用于存储系数,另一个存储输入数据样本,它们都以余数的形式。通过采用三模 FIR滤波器模块在 RNS 域实现 FIR 滤波。在每个模m1、m2和 m3上,FIR 滤波执行一系列模 MAC 运算。图 2 基于 RNS 的三模集 FIR 滤波器结构2.1 乘法-累加单元对于本文提出的 RNS FIR 滤波器来说,式(4)可表示为y(n)mi=Nk=0bkmix(n-k)mimii=1,2,3 (5)事实表明,FIR 滤波器模 mi的设计式(5)实际上是一个乘积算法的总和,需要一个模 miMAC 单元。图3 所示为模 miMAC 单元,它将2 个数 bkmi和 x(n-k)mi相乘,并对结果求和。乘法和累加操作可由 MAC 单元在单个周期中执行。设 bkmi和 x(n-k)mi为 2 个输入序列,在图 3 所示的MAC 单元中,输入相乘并添加0,最初结果存储在内存(寄存器)中,然后将和存储在内存单元中。在下一个时钟,接下来的输入相乘并加上先前存储在内存中的数据。例如,最先计算乘法 z0=b0mix(n)mi,然后将模 mi结果 z0加到余数积 b1mix(n-1)mi中,得到中间量 z1=z0+b1mix(n-1)mi。在 N次加法和乘法后,递归地得到结果 y(n)mi。因此,最 终 结 果 y(n)通 过 RNS 结 果 y(n)m1,y(n)m2,y(n)m3的余数到二进制转换得到。图 3 模 miMAC 单元以下提出可用于 MAC 单元实现的模加法器和模乘法器。2.1.1 模加法避免零的双重表示的模(2n-1)(模 2n+1-1)加法定义为xi+yi2n-1=xi+yi+1-Cout2n(6)式中Cout是加法 x+y 的输出。图 4(a)所示为相应运算的硬件结构,它包括一个进位传播加法器(car-ry propagate adder,CPA)、一个 NOR 门和一个减量器,n 位 CPA 实现来自两路数据 xi和 yi的进位Cout计算,NOR 门实现进位Cout和先前进位 1 的运算,减量器获得输出结果。图 4(b)所示为基于传统的 n位纹波借半减法器的减量器的内部逻辑电路原理图。模 2n加法器可以直接用忽略溢出的 n 位加法器实现。2.1.2 模乘法模(2n-1)(模 2n+1-1)乘法可以表示为xi yi2n-1=xi yi2n+xi yidiv2n2n-1(7)385赵海军等:基于一种新的三模集的低通 FIR 数字滤波器设计(a)模(2n-1)硬件结构的模加(b)纹波借减量逻辑结构图 4 模加法的硬件结构式中 xi yi2n对应于乘法 xi yi的低输出字,xiyidiv2n对应于高输出字。其中 yidiv2n的值是 yi/2n的值,按 0 的方向四舍五入到最接近的整数。因此,模(2n-1)乘法可以通过 n 位无符号乘法然后是 n位模(2n-1)加法来完成。式(7)可以改写为部分积的和:xi yi2n-1=n-1k=0ppi,k2n-1(8)式中,xi=xi,n-1xi,n-2,xi,0;yi=yi,n-1yi,n-2,yi,0,且 ppi,k=xk(yi,n-k-1 yi,0yi,n-1yi,n-k)(用AND 门实现)为第 k 个部分积模(2n-1)。注意,全部 n 位部分积 ppi,k有相同的大小(相对于普通乘法),即对于全部位位置,要加入的部分积位数是相同的。表 1 所示为 4 位宽输入的部分积生成实例。表 1 模(24-1)的部分积生成26252423222120 xi,0yi,3xi,0yi,2xi,0yi,3xi,0yi,0=ppi,0 xi,3yi,3xi,1yi,2xi,1yi,1xi,1yi,0 xi,1yi,3=ppi,1xi,2yi,3xi,2yi,2xi,2yi,1xi,2yi,0 xi,2yi,3xi,2yi,2=ppi,2xi,3yi,3xi,3yi,2xi,3yi,1xi,3yi,0 xi,3yi,3xi,3yi,2xi,3yi,1=ppi,3 在这个乘法中,权重大于 23的位(位于竖直直线左边)被重新放到竖直直线的右边。在传统的基于存储的技术中,只读存储器(read-only memory,ROM)存储全部可能值的乘法结果。本文将其扩展以得到基于无存储的实现。提出的模(2n-1)乘法实现结构如图 5(a)所示。假设系数字长和输入样本字长均为 4 位,图 5(a)所示为4 4 Wallace 树逻辑的分层分解。对于 4 4 位,生成 4 个部分积,且并行相加。部分和是通过采用 2个进位保存加法器(carry save adders,CSA)和 1 个带末端循环进位的进位传播加法器(CPA with endaround carry,CPA with EAC)相加;提出的基于无存储的部分积生成器实现结构如图 5(b)所示。它由n 个复用器(multiplexer,MUX)构成,n 为输入样本字长。部分积是通过将 0 和系数值连接到 MUX 数据输入、将输入数据位连接到选择输入、将 MUX 剩下的 s-1(1 sn)位进行循环移位输出得到的。(a)模(24-1)乘法器结构(b)部分积生成器图 5 模乘法的硬件结构485高技术通讯 2023 年 6 月 第 33 卷 第 6 期假设乘法器 Y 和被乘数 xi=xi,3xi,2xi,1xi,0为 n=4 位的字长,则部分积将有 4 个值。注意,每个MUX 由并行工作的 n 个 MUX 单元构成(对于2n-1通道),或者并行工作的 n+1 个 MUX 单元(对于2n+1-1 通道)构成。模 2n乘法可表示为xi yi2n=n-1k=0ppi,k(9)式中 ppi,k=xi(yi,n-k-1yi,n-k-2y0000k)。部分积采用 CSA 相加,并丢弃进位输出。2.2 二进制到 RNS 的转换在0,M)范围内的整数 X,用 2n记号表示为X=3n-1i=0Xi2i=N222n+N12n+N0(10)在 RNS 中,可以用模集 m1,m2,m3 的集合(x1,x2,x3)表示。为了得到整数的 RNS 表示,需要3 个转换器,每个元素一个。最简单的就是 m1=2n通道的转换器。值 x1可以通过 X 除以2n的余数得到,这可以通过截短 X 值来实现,是因为:x1=X2n=Xn-1Xn-2X0(11)对于(2n-1)通道和(2n+1-1)通道,相应的余数计算更复杂,是因为转换的最终结果依赖于全部 Xi位的值。(2n-1)余数的计算比较复杂,而且在芯片面积和速度上都很昂贵,因而本文不采用除法运算,而是通过一系列加法进行,如下所示。x2=X2n-1=N222n+N12n+N02n-1(12)通过取方程:2n2n-1=1(13)式(12)可以改写为x2=N2+N1+N02n-1(14)从而 X 到模(2n-1)的转换可以简单地通过相加 X 的模(2n-1)的 Ni个部分来执行。以相同的方式,可计算(2n+1-1)的余数为x3=X2n+1-1=N222(n+1)+N12n+1+N02n+1-1(15a)式(15a)也可以改写为x3=N2+N1+N02n+1-1(15b)式中 N0、N1和 N2为 n+1 位数。2.3 RNS 到二进制的转换给定关于模集 2n,2n-1,2n+1-1 的 RNS 数(y1,y2,y3),则本文算法采用 MRC 技术来计算RNS 数的等效二进制数。对于本文提出的模集(k=3),则式(2)简化为y=a32n(2n-1)+a22n+a1=(a2+a32n-a3)2n+a1=(a4-a3)2n+a1=a52n+a1(16)对于本文所提出的模集,各种乘法逆为:c12=1,c13=2 和 c23=-2。用式(3)计算 MRD。a1=y1a2=y2-y12n-1a3=(a2-2(y3-y1)22n+1-1(17)二进制数 a4仅是 MRD a2和 a3的级联,其中 a3是最高有效位(most significant bit,MSB),a2是最低有效位(least significant bit,LSB):a4=a2+a32n(18)a5是 MDR a4和 a3的传统减法:a5=a4-a3(19)所提出的 RNS 到二进制数转换的结构如图6(a)所示。它包含 2 个模(2n+1-1)减法器,1 个模(2n-1)减法器和 1 个传统的借位传播减法器(borrowpropagation subtractor,BPS)。其中 n 位输入 y1和 y2经过模(2n-1)减法器运算得到 n 位的 a2,n 位的y1和 n+1 位的 y3经过模(2n+1-1)减法器运算、循环,再与 a2经过模(2n+1-1)减法器运算和循环得到 n+1 位的 a3,a3和 a2连接得到2n+1 位的 a4,然后与 a3经过 BPS 运算得到 2n+1 位的 a5,最后和y1连接得到 3n+1 位的输出 y。模(2n-1)减法可以表示为式(20)。x-y2n-1=x-y-Bout2n(20)借出信号(Bout)可用于模(2n-1)减法的计算过程,这是由于:Bout=1 x y0 x y(21)则模 2n减法器与借出反馈回借输入(以实现末端循环借)可用于实现模(2n-1)减法器式(20)。这种类型的减法器也称为带末端循环借位的借位传585赵海军等:基于一种新的三模集的低通 FIR 数字滤波器设计播减法器(borrow propagate subtractor with end aroundborrow,BPS with EAB)。提出的模(2n-1)减法算法避免了零的双重表示,覆盖了整个动态范围,而基于 CPA with EAC 的模减法器不能实现这个功能,因此本文将模减法器实现为带末端循环借位(endaround borrow,EAB)的普通减法器,图 6(b)所示是基于 EAB 的 BPS 的模减法器结构,其中考虑了 n 位BPS 的延迟 D,通过减量器后会得到大大缓解。(a)模集2n,2n-1,2n+1-1的 MRC 结构(b)基于 BPS 和 EAB 的模 2n-1减法器图 6 RNS 到二进制数的转换结构由于 c12=1,所以在模减 y2-y1后,混合-基数字 a2是可用的。接下来,在 4 个运算后得到 a3:第1 个运算是模减 y3-y1;第 2 个运算是将得到的差值左循环移动 1 位;第 3 个运算是模减法,将 a2作为被减数,循环移位的结果作为减数;第 4 个运算是对结果进行左循环移动 1 位。假设 MRD a1、a2、a3有如下二进制表示:a1=a1,n-1a1,n-2a1,0a2=a2,n-1a2,n-2a2,0a3=a3,n-1a3,n-2a3,0(22)如式(18)和(19)所示,要加入 3 个操作数来得到 a5,这3 个操作数简化为2 个(2n+1)位的字 a4和 a5,是因为 a2和 a32n一起在全部(2n+1)位上都是 0。a2=000n+1a2,n-1a2,n-2a2,0na32n=a3,na3,n-1a3,0 n+1000n(23)因此:a4=a3,na3,n-1a3,0a2,n-1a2,n-2a2,0(24)减法 a5=a4-a3可以通过传统的 BPS 实现。最后,在式(16)的基础上,经过比特组织(拼接)后,得到的最终结果为二进制数 y=a52n+a1:y=a5,2na5,2n-1a5,0 2n+1a1,n-1a1,n-2a1,0n(25)3 算法仿真实验及结果3.1 仿真环境及参数设置为了验证本文提出的算法,本文采用 Parks-Mc-Clellan 方法16和 Matlab 对三模集(2n-1,2n,2n+1-1、n=6 的27 阶 FIR 低通滤波器进行设计、数值计算和仿真,分 2 步进行。第 1 步用 firpmord 命令估计出最佳 Parks-Mc-Clellan FIR 滤波器的阶数,以满足设计规格。命令语法为:N,fo,mo,w=firpmord(f,m,dev),向量 f=(0.4 0.5)为频带频率向量,向量 m=1 0包含滤波器通带和阻带处期望的幅值响应值,向量 dev=0.01 0.1具有滤波器幅值响应与期望幅值响应的最大允许偏差。第 2 步是滤波器的实际设计,用 firpm 命令 b=firpm(N,fo,mo)找到设计的 Parks-McClellan FIR 滤波器的脉冲响应系数 bi。对于双精度和 9 位精度(包括符号位)的整数表示法的滤波器系数如表 2 所示。表 2 中第 3 列的整数值是通过 2 个步骤从浮点值(第 2 列)转换得到。第 1 步是用 2 个 Matlab 函数 Q1=quantizer(round,Format)和 bbinary=num2bin(Q1,b)对二进制串 b 二进制中的浮点滤波器系数 b 进行转换;量化器中的值格式 Matlab 函685高技术通讯 2023 年 6 月 第 33 卷 第 6 期数创建二进制数参数wordlength,fractionlength用于符号定点模式,对于 9 位精度格式为 wordlength=9 和 fractionlength=8。第 2 步是用 2 个新的 Matlab函数 q1=quantizer(round,Format)和 bint=bin2num(q1,bbinary)将二进制串 b 二进制转换为整数值。在这种情况下,值格式 fractionlength=0即 Format=9,0;最后,将滤波系数的整数值转换为 RNS 数。对于系数的正向转换,用 Matlab 函数mod。仿真实验研究模集64,63,127的二进制到余数转换器。实例描述了系数 b1的定点到余数系统的 转 换。滤 波 器 系 数b1的 双 精 度 为0.023540422135223,将其转换为二进制数 bbinary=111111010,再转换为整数数 bint=-6,最后转换为 RNS 数 bRNS=(58,57,121)。表 2 三模集(2n-1,2n,2n+1-1、n=6 的 27 阶 FIR 低通滤波器系数系数 bi双精度表示整数表示RNS 数bi,1bi,2bi,3b0=b270.0044930882275621111b1=b26-0.023540422135223-65857121b2=b25-0.010537273615351-36160124b3=b240.0144345546273024444b4=b230.0178522762972525555b5=b22-0.014709152081930-46059123b6=b21-0.031608802439920-85655119b7=b200.0096596738372142222b8=b190.05146858628307513131313b9=b180.0052188681318681111b10=b17-0.084444425211876-224241105b11=b16-0.047670664338718-125251115b12=b150.17937854444606246464646b13=b140.41311853865365110642431063.2 本文设计方法的验证采用 Matlab 进行的仿真验证本文的设计方法。图 7 所示为得到的理想滤波器输出曲线(虚线)和实际输出曲线(实线)。可见,基于余数的三模集FIR 低通滤波器具有良好的衰减性能。图 7 衰减响应假设数据序列量化为 10 位(包括符号),且滤波器必须在没有舍入误差的情况下实现,则滤波器响应的绝对上界|y(n)|由式(26)给出。|y(n)|max|x(n)|30k=1|bk|=47671818.86 bit(26)模集63,64,127 提供了 18.96 位的动态范围,这对于大多数实际情况是足够的,因为式(26)给出的 18.86 位是上界。图 8 所示为 RNS 通道的脉冲响应。第 1 个和第 2 个子滤波器的系数值必须存储在 6 位字中,第3 个子滤波器的系数值必须存储在 7 位字中。在64,63,127余数系统中,单位样本为(n)=(63,15,7)n=0(0,0,0)n 0(27)对于整个滤波器的脉冲响应,可以用 MRC 技术来转换一个在传统的数字系统中用余数系统给出785赵海军等:基于一种新的三模集的低通 FIR 数字滤波器设计的数(如图 6),得到的数字滤波器的脉冲响应如图 9(a)所示;将系数量化为 9 位后,脉冲响应的量化误差如图 9(b)所示。可以看出,9 位就足以保持误差小于 0.02。(a)通道(2n-1)的脉冲响应(b)通道 2n的脉冲响应(c)通道(2n+1-1)的脉冲响应图 8 RNS 通道的脉冲响应(a)脉冲响应(b)量化误差图 9 RNS 低通滤波器的脉冲响应及量化误差3.3 与其他设计方法的比较表3 所示为不同设计方法得到的27 阶 FIR 低通滤波器系数 bi的偏差的比较。可以看到,由于本文设计方法采用的基于 RNS 的三模集 MAC 结构实现了正向转换器、并行算术通道和逆向转换器的功能,所以最终获得的滤波器系数 bi的偏差更小,而且是近似不变的,而文献8和文献9的设计算法分别仅实现了二进制到余数的正向转换器和从 RNS 到二进制的逆向转换器,所以获得的滤波器系数 bi的偏差不仅较大,而且在不同阶时还存在正负方向的偏差,从而会导致滤波器输出的纹波特性变差。表 3 不同设计方法的滤波器系数偏差比较系数 bi本文算法偏差文献8算法偏差文献9算法偏差b0=b270.01770.0321-0.0330b1=b260.01760.03250.0320b2=b250.0174-0.03240.0340b3=b240.0175-0.0319-0.0322b4=b230.01780.0327-0.0340b5=b220.0172-0.0331-0.0335b6=b210.0174-0.03190.0310b7=b200.01750.0311-0.0323b8=b190.0177-0.0341-0.0340b9=b180.0175-0.03130.0319b10=b170.01760.0330-0.0314图 10 所示为采用 Parks-McClellan 方法基于 3种设计算法设计的最优长度 15 的 FIR 线性相位滤波器得到的频率响应的等波纹特性。长度 15 的线性相位 FIR 滤波器的频率响应可以写成8 个余弦函数1,cos,cos7(即 M=7),根据交替定理,有 M+2=9 个极值点(见频率响应上的点表示)。两条带边即 =0 和 =都是极值点;可以看到,3种设计算法得到的最佳频率响应都在理想响应值上下波动,理想响应在通带0,0.375为 1,在阻带0.5,为 0。但本文设计算法的通带偏差pass和阻带偏差stop分别为 0.0883 和 0.0884,都要低于文献8和文献9设计算法的 0.1211 和0.1210,以及 0.1280 和 0.1282,这主要是由于本文设计算法的 MAC 结构的轻量化计算和简单结构,而文献8和文献9的设计算法的单向转换器的结构和复杂计算造成量化误差和延迟变大。图 10 不同设计方法的滤波器的频率响应的等波纹特性比较885高技术通讯 2023 年 6 月 第 33 卷 第 6 期4 结 论本文针对大动态范围 RNS 的三模集 2n-1,2n,2n+1-1 的数字信号处理技术进行了研究。应用于常系数 FIR 滤波器的 RNS 尚未见文献进行深入研究,基于初步研究,本文提出了新的 RNS 的三模集,可平衡通道间松弛,从而最大限度地利用时钟周期;利用松弛平衡可实现低功耗的余数通道结构;描述了算法实现的原型结构;最后对设计方法进行了仿真实验来验证其有效性,并与其他典型设计方法进行了比较。在某种意义上,对于 FIR 滤波器设计,涉及到理论算法和实际实现。但通常要着重考虑 2 个方面,以使设计方法更高效:(1)在通带和阻带之间分配极值频率(对于低通情况);(2)在算法迭代时使极值在频带之间移动。因此,通带和阻带的极值个数可以通过带宽大小的比值来分配。此外,通带边缘和阻带边缘也要具有较好的特性;这些新的设计思想是将来要着重考虑和进一步深入研究的内容。参考文献 1 卢有亮,赵成,滕云龙,等.基于随机计算与余数系统相结合的 FIR 滤波系统:110620566 A P.2021-07-02.2 VALUEVA M V,NAGORNOV N N,LYAKHOV P A,etal.Application of the residue number system to reducehardware costs of the convolutional neural network imple-mentationJ.Mathematics and Computers in Simulation(MATCOM),2020,177(C):232-243.3 刘剑锋.基于余数系统的混沌序列发生器设计与实现D.成都:电子科技大学,2017.4 刘莺迎.基于余数系统抗 MES D 攻击的 RS A 算法J.计算机应用与软件,2021,38(4):324-327,333.5 ARMAND A,TIMARCHI S,MAHDAVI H.Optimizedparity-based error detection and correction methods forresidue number systemJ.Journal of Circuits,Systemsand Computers,2019,28(1):195002-195016.6 XIAO L,XIA X G,HUO H Y.Towards robustness inresidue number systemsJ.IEEE Transactions on SignalProcessing,2017,65(6):1497-1510.7 ZARANDI A A E,MOLAHOSSEINI A S,SOUSA L,et al.An efficient component for designing signed reverse con-verters for a class of RNS moduli sets of composite form2k,2P-1 J.IEEE Transactions on Very LargeScale Integration Systems,2017,25(1):48-59.8 王巍,李双巧,徐媛媛,等.基于 RNS 算法的高阶 FIR滤波器设计J.微电子学,2017,47(6):788-792.9 MADHAVI LATHA M V N,RACHH R R,ANANDAMOHAN P V.RNS-to-binary converters for a three-mod-uli set 2n-1-1,2n-1,2n+k J.IETE Journal of Edu-cation,2017,58(1):20-28.10 PHALGUNA P S,KAMAT DATTAGURU V,ANANDAMOHAN P V.Novel RNS-to-binary converters for thethree-moduli set 2m-1,2m,2m+1 J.Sadhana ofIndian Academy of Science,2019,44(99):1-10.11 KROEMER P,PLATO J,NOWAKOVA J,et al.An ac-celeration of quasi group operations by residue arithmeticJ.Concurrency and Computation,2018,30(2):1-14.12 曹成虎,赵永波,庞晓娇,等.基于中国余数定理的目标距离估计算法J.系统工程与电子技术,2019,41(12):2717-2722.13 HIASAT A.A scaler design for the RNS three-moduli set2n+1-1,2n,2n-1 based on mixed-radix conversionJ.Journal of Circuits,Systems and Computers,2019,29(3):1-8.14 CHERVYAKOV N I,MOLAHOSSEINI A S,LYAKHOVP A,et al.Residue-to-binary conversion for general mod-uli sets based on approximate Chinese remainder theoremJ.International Journal of Computer Mathematics,2017,94(9):1833-1849.15 林跃杉,林郁,尹韬,等.FIR 基于 FPGA 的高并行度DA 结构J.太赫兹科学与电子信息学报,2018,16(1):170-175.16 TSENG C C,LEE S L.Minimax design of graph filterusing Chebyshev polynomial approximation J.IEEETransactions on Circuits and Systems II:Express Briefs,2021,68(5):1630-1634.985赵海军等:基于一种新的三模集的低通 FIR 数字滤波器设计Design of low-pass FIR digital filter based on a new three moduli setZHAO Haijun,CHEN Yihong,HE Chunlin,PU Bin(School of Computer China-West Normal University,Nanchong 637009)(Internet of Things Perception and Big Data Analysis Key Laboratory of Nanchong,Nanchong 637009)AbstractIn this paper,the design of low-pass finite impulse response(FIR)digital filter is studied.Based on the anal-ysis of common three moduli set and traditional FIR digital filter with impulse response coefficients,a new threemoduli set is proposed for the design of low-pass FIR digital filter.The FIR filter is composed of multiple multipli-cation-accumulator units,which can realize the functions of a forward converter,parallel arithmetic channels and areverse converter.The forward converter encodes a binary number into a residue represented number,with regardto the moduli set,each arithmetic channel requires modular multiplication and accumulation for each modulo of set,the reverse converter decodes a residue represented number into its equivalent binary number,the arithmetic chan-nels are working in a completely parallel architecture,so as to realize the calculation of lightweight and simplestruc