工学组合逻辑的分析与设计.pptx

1 1第四章第四章 组合合逻辑的分析的分析与与设计计算机学院余 波Content组合逻辑设计方法组合逻辑设计方法1数字集成电路介绍2译码器与编码器3数字多路器4加法器与减法器5二进制比较器与ALU63数字逻辑电路按照功能可分为数字逻辑电路按照功能可分为组合逻辑电路组合逻辑电路n简称组合电路，它由最基本的的逻辑门电路组合而成。时序逻辑电路时序逻辑电路n简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路。组合电路n-inputsm-outputs(仅根据当前输入值决定)组合电路n-inputsm-outputs存储单元下一状态当前状态4组合逻辑电路组合逻辑电路n特点是：输出值只与当时的输入值有关，即输出唯一地唯一地由当时的输入值决定由当时的输入值决定。电路没有记忆功能没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法加法器、译码器、编码器、数据选择器器、译码器、编码器、数据选择器等都属于此类。时序逻辑电路时序逻辑电路n特点：与组合电路最本质的区别在于时序电路具有记忆具有记忆功能功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、触发器、锁存器、计数器、移位寄存器、储存器移位寄存器、储存器等电路都是时序电路的典型器件。5组合电路构成组合电路构成组合电路.x1x2xnymy2y1y3Y1=f1(x1,x2,xn)Y2=f2(x1,x2,xn)Ym=fm(x1,x2,xn).对一个具有对一个具有n输入的组合逻辑电路，输入的组合逻辑电路，则可能有则可能有 2n 种对输入变量的组合，种对输入变量的组合，对每一种变量组合，有可能会产生对每一种变量组合，有可能会产生一个二进制输出。一个二进制输出。6逻辑表达式表达式化简构造真值表逻辑功能分析组合逻辑的分析组合逻辑的分析start逻辑图逻辑图start逻辑问题逻辑问题画出逻辑图表达式并化简构造真值表分析输入输出组合逻辑的设计组合逻辑的设计7P1=(ABC)P2=AP1=A(ABC)P3=BP1=B(ABC)P4=CP1=C(ABC)Step1:例例1：分析如下逻辑电路的逻辑功能：分析如下逻辑电路的逻辑功能F=(P2+P3+P4)=(A(ABC)+B(ABC)+C(ABC)=(ABC)(A+B+C)=ABC+ABCStep2:8Step3:列出真值表Step4:分析逻辑功能：当三个变量相同时输出1。9例例2：设计一组合电路，采用：设计一组合电路，采用2421BCD编码来驱动编码来驱动TIL-312七段显示块。七段显示块。2421BCD编码编码10ABCDEFGABCDEFG11输入变量对应的最小项数字多输出函数显示2421BCD码12A=(1,10)B=(11,12)C=(8)D=(1,10,13)E=(1,9,10,11,13,15)F=(1,8,9,13)G=(0,1,13)A=(wz)(xyz)B=(xyz)(xyz)C=(wxyz)D=(xyz)(xyz)(wz)E=(xy)(z)F=(wxy)(yz)G=(w)(xyz)A=wz+xyzB=xyz+xyzC=wxyzD=xyz+xyz+wzE=xy+zF=wxy+yzG=w+xyz13Content组合逻辑设计方法1数字集成电路介绍数字集成电路介绍2译码器与编码器3数字多路器4加法器与减法器5二进制比较器与ALU615数字集成电路介绍数字集成电路介绍n数字集成电路系列(IC category)TTL低功耗Low power(L)高速 High speed(H)低功耗肖特基 Low power Schottky(LS)肖特基Schottky(S)先进低功耗肖特基Advanced Low power Schottky(ALS)先进肖特基 Advanced Schottky(AS)ECLCMOS16SN74LS00生产者CT:中国TTLSN：德州仪器HD：日立54-军用温度范围（-55125）74-商用温度范围（070）Low power(L)High speed(H)Low power Schottky(LS)Schottky(S)Advanced Low power Schottky(ALS)Advanced Schottky(AS)集成电路命名规则（集成电路命名规则（TTL）1718SN74LS0019SN5410,SN54LS10,SN54S10SN7410,SN74LS10,SN74S1020SN5427,SN54LS27SN7427,SN74LS2721SN5404,SN54LS04,SN54S04SN7404,SN74LS04,SN74S0422Content组合逻辑设计方法1数字集成电路介绍2译码器与编码器译码器与编码器3数字多路器4加法器与减法器5二进制比较器与ALU624译码器译码器n将N个输入转换成对应的M个输出的过程nM2N类型类型n全部译码和部分译码；n二进制译码、代码译码器、数字显示译码器。Eg:N-2n译码器，eg:3线-8线译码器 N-M译码器，M用二进制译码器和门电路可用二进制译码器和门电路可实现任何组合逻辑实现任何组合逻辑函数函数。当译码器输出低电平有效时，多选用与非门；。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。译码器输出高电平有效时，多选用或门。优点优点:可减少集成电路的使用数量。可减少集成电路的使用数量。35例：用例：用3线线-8线译码器线译码器 74LS138实现下面的实现下面的逻辑函数：逻辑函数：Y1=AB+AC+ACY2=AC+ACY3=BC+BC36将逻辑函数化为最小项之和的形式：将逻辑函数化为最小项之和的形式：Y1=AB+AC+AC =ABC+ABC+ABC+ABC+ABC+ABC =m1+m0+m7+m5+m2+m0 =(m0m1m2m5m7)Y2=AC+AC=ABC+ABC+ABC+ABC =m3+m1+m6+m4 =(m1m3m4m6)Y3=BC+BC=ABC+ABC+ABC+ABC =m5+m1+m6+m2 =(m1m2m5m6)37当译码器输出低电平有效时，多当译码器输出低电平有效时，多选用与非门；译码器输出高电平选用与非门；译码器输出高电平有效时，多选用或门。有效时，多选用或门。思考：其它连接方法？思考：其它连接方法？Y1=(m0m1m2m5m7)Y2=(m1m3m4m6)Y3=(m1m2m5m6)38Y1=AB+AC+AC=m0+m1+m2+m5+m7=(0,1,2,5,7)=(3,4,6)=M3M4M6=m3m4m6Y2=AC+AC=m1+m3+m4+m6=(1,3,4,6)=(0,2,5,7)=m0m2m5m7 Y3=BC+BC=m1+m2+m5+m6=(1,2,5,6)=(0,3,4,7)=m0m3m4m739Y1=m3m4m6Y2=m0m2m5m7 Y3=m0m3m4m740练习：分别用逻辑门和练习：分别用逻辑门和74LS138画出下面逻辑表达式画出下面逻辑表达式 X=f(a,b,c)=(0,3,5,6,7)=abc+ab+bc+ac 41G=f(x,y,z)=(0,1,2,4,5,6,7)=(3)例：用逻辑门和例：用逻辑门和74LS138画出下面逻辑画出下面逻辑表达式表达式 42解：解：输出信号输出信号译码器的级联译码器的级联例：试用两片例：试用两片38译码器译码器74LS138组成组成4线线16线译码器，将输入的线译码器，将输入的4位二进制代码位二进制代码w,x,y,z译译成成16个独立的低电平信号个独立的低电平信号D0D15。43输入信号和输入信号和级联问题级联问题1 1 1片2译码0 0 011 1 1片1译码0 0 00D8D15D0D7 x y zW0 1 1 10 0 0 01 1 1 11 0 0 0片选信号=使能选中片选中片1：不选片不选片1：利用利用 w 控制每片中的一个使能信号控制每片中的一个使能信号443-8译码器扩展译码器扩展成成4-16译码器译码器思考：用思考：用2-4译译码器扩展成码器扩展成4-16译码器译码器45利用一个2-4译码器及四个3-8译码器实现一个 5-32 译码器 46例：利用两片例：利用两片74XX138 译译码器实现四变量多输出函数。码器实现四变量多输出函数。P=f(w,x,y,z)=(1,4,8,13)Q=f(w,x,y,z)=(2,7,13,14)注：最高位注：最高位w 作为片选信号作为片选信号47练习：分别用练习：分别用3线线-8线译码器和线译码器和2线线-4线线译码器实现下面的多输出函数：译码器实现下面的多输出函数：48编码器编码器n与译码过程相反，将特定意义的信息编成相应的二进制代码的过程nn个二进制代码（n位二进制数）对2n信号进行编码的电路n普通编码器和优先编码器两类4950例例:8线线-3线二进制编码器线二进制编码器(octal-to-binary)A0=D1+D3+D5+D7A1=D2+D3+D6+D7A2=D4+D5+D6+D7输入互斥信号输入互斥信号 5152问题：当多个信号同时输入，如何选择其优先级？问题：当多个信号同时输入，如何选择其优先级？优先编码器：当输入端同时有信号到来，编码器自动按优先优先编码器：当输入端同时有信号到来，编码器自动按优先权排队，先对优先权级别最高的输入信号进行编码。然后按权排队，先对优先权级别最高的输入信号进行编码。然后按优先权顺序分别对其它输入信号进行编码。优先权顺序分别对其它输入信号进行编码。优先权最高优先权最高5374148 真值表真值表5474148引脚图引脚图IEEE符号符号5574147真值表真值表56例如：有一个例如：有一个网络家电产品，网络家电产品，可以按优先权可以按优先权自动处理输入自动处理输入同时出现的险同时出现的险情。情。优优先先编编码码器器电电路路火灾火灾小偷小偷煤气泄漏煤气泄漏电视电视空调空调处处理理电电路路119110传呼业主传呼业主其它其它其它其它优先编码器的应用优先编码器的应用57Content组合逻辑设计方法1数字集成电路介绍2译码器与编码器3数字多路器数字多路器4加法器与减法器5二进制比较器与ALU659数字多路器（数据选择器）MUX数字多路器是从多个输入数据中选择一个送往唯一通道输出，类似一个多掷开关。M（=2N）个输入数据需要N位二进制信号来选择输出通道，称为N位选择变量(地址信号)。数据选择器是一个多输入，单输出多输入，单输出的组合逻辑电路。60612选选1多路器（如：多路器（如：74LS157）真值表真值表选择变量决定将某个输入端的数据送至输出端选择变量决定将某个输入端的数据送至输出端。输入数据（输入数据（2路）路）01SelectD0D162ADADY10+=2选选1多路器多路器01AD0D1输入数据输入数据选择变量选择变量63设计一个设计一个4选选1数字多路器：数字多路器：在选择信号的控制下，从D0D3中任选一个送到公共输出端Y。D2A1A0Y0000D01111D1D3Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3 =miDiD0D2D1D30101A1A0选择信号64四选一多路器四选一多路器74LS153：1023EN01MUXA0A1D0D1D2D3四选一多路器逻辑符号四选一多路器逻辑符号A0A101D20D21D22D23EN2Y20123D10D11D12D13EN1Y10123MUX74LS153逻辑符号逻辑符号65Y=CBAD0+CBAD1+CBAD2+CBAD3+CBAD4+CBAD5+CBAD6+CBAD7 =miDiCBA0001111001D0D1D2D3D6D7D4D5原码输出（Y）卡诺图八选一数字多路器八选一数字多路器66八选一多路器八选一多路器74LS151C、B、A三位地址输入，可以从8个输入数据D7D0中选择一个需要数据到输出；D7D0八个数据输入端；67数字多路器的扩展数字多路器的扩展例：用一片例：用一片2-4译码器和四片译码器和四片8选选1数字多路器构成数字多路器构成32选选1数字多路器。数字多路器。解：25=32 ，32选1就需要5位选择信号用A4A3A2A1A0来表示选择信号。信号分配信号分配1 01 10 00 1片2片10 0 01 1 1D8D15D0D7 A2 A1 A0A4 A3片4片3D24D31D16D230 0 01 1 10 0 01 1 10 0 01 1 10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 0 01 1 1 1 12-4译译码码器器实实现现产生片选信号产生片选信号68A4A3作2-4译码器数据输入。译码器输出分别接四片8选1数据选择器的片选端 G。在A4A3作用下，四片8选1分别被选中，片选端为0的选择器工作，片选端为1的选择器不工作。A2A1A0作8选1选择输入。在A2A1A0作用下，多路器8个输出端分别被选中并输出。690 1 2 3 4 5 6 70 1 2ENYMUX(1)D0D1D2D3D4D5D6D70 1 2 3 4 5 6 70 1 2ENYMUX(2)D8D15D16D230 1 2 3 4 5 6 70 1 2ENYMUX(3)0 1 2 3 4 5 6 70 1 2ENYMUX(4)D24D31A0A1A2A3A4012301ENBIN/OCT1 1YA4A300011011A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7片选信号：片选信号：各片的选择信号：各片的选择信号：例：例：A4A3A2A1A0=11101选中第四片选择器的选中第四片选择器的D5输出。输出。Y=D291 11 11 10 01 11 11 11 10 0D5D29思考：如何用一片思考：如何用一片4选选1数字多路器和四片数字多路器和四片8选选1数字多路器构成数字多路器构成32选选1数字多路器？数字多路器？70用两片用两片74S150（16选选1多多路器），构成路器），构成1个个32选选1的数字多路器的数字多路器最高位最高位选择信号选择信号输入为片选信号输入为片选信号71问题：如何选择多位数据？需要多个数字多路器。例：构造逻辑电路实现对两组4位数据的选择。利用四片利用四片2选选1数字多路数字多路器、选择信号、使能信号器、选择信号、使能信号在四线数据在四线数据 Ais 和和 Bis中选择一组送至输出端中选择一组送至输出端Yis。这里这里,s=0时将时将Ais送至送至输出端输出端Yis；s=1时将时将Bis送至输出送至输出端。端。72利用两片利用两片74S153构成构成四线数字多路器四线数字多路器1、每个数字多路器逻辑、每个数字多路器逻辑电路仅实现一位输入数电路仅实现一位输入数据的选择。选择四位数据的选择。选择四位数据，需要四线数字多路据，需要四线数字多路器。器。2、多个多路器使用同一、多个多路器使用同一选择信号输入。选择信号输入。例：例：A=0,B=0,输出源输出源数据：数据：SD73数字多路器的应用用数字多路器实现逻辑函数a)选择信号位数=逻辑函数中变量个数b)选择信号位数4解决方法：对布尔函数进行降维80方法一：令方法一：令z为记图变量为记图变量1111XYZ00011110011zXY0101z1zD D0 0=z=zD D1 1=z=zD D2 2=1=1D D3 3=z=zF=XYDF=XYD0 0+XYD+XYD1 1+XYD+XYD2 2+XYD+XYD3 3 =XYZ+XYZ+XY+XYZ=XYZ+XYZ+XY+XYZXYzz1zD3D2D1D04-1MUXA1A0EN81方法二：令方法二：令y为记图变量为记图变量1111XYZ00011110011YXZ0101YY1D D0 0=y=yD D1 1=y=yD D2 2=y=yD D3 3=1=1F=XZDF=XZD0 0+XZD+XZD1 1+XZD+XZD2 2+XZD+XZD3 3 =XYZ+XYZ+XYZ+XZ=XYZ+XYZ+XYZ+XZFXZYY1YD3D2D1D04-1MUXA1A0EN82方法三：令方法三：令x为记图变量为记图变量1Z0101xxx1111XYZ00011110011YD D0 0=x=xD D1 1=1=1D D2 2=x=xD D3 3=x=xF=YZDF=YZD0 0+YZD+YZD1 1+YZD+YZD2 2+YZD+YZD3 3 =XYZ+YZ+XYZ+XYZ=XYZ+YZ+XYZ+XYZYzx1xxD3D2D1D04-1MUXA1A0EN83练习：用1个 4-to-1 MUX实现下面的布尔函数 F(X,Y,Z)=m(1,2,6,7)F(A,B,C)=m(1,3,5,6).函数输入变量组合为23=84需对输入函数用卡诺图降维法得到记图变量84F(X,Y,Z)=XYZ+XYZ+XYZ+XYZ=m(1,2,6,7)111XYZ00011110011zXY0101z01D D0 0=z=zD D1 1=z=zD D2 2=0=0D D3 3=1=1F=XYDF=XYD0 0+XYD+XYD1 1+XYD+XYD2 2+XYD+XYD3 3 =XYZ+XYZ+XY=XYZ+XYZ+XYXYzz01D3D2D1D04-1MUXA1A0EN85F(A,B,C)=m(1,3,5,6)111ABC00011110011CAB0101CCCD D0 0=C=CD D1 1=C=CD D2 2=C=CD D3 3=C=CF=ABDF=ABD0 0+ABD+ABD1 1+ABD+ABD2 2+ABD+ABD3 3 =ABC+ABC+ABC+ABC=ABC+ABC+ABC+ABC8687例：用一个例：用一个2选选1多路器实现下面的布尔函数：多路器实现下面的布尔函数：F(x1,x2,x3)=x1x2+x1x2+x1x3函数输入变量组合为23=82需对输入函数用卡诺图降维法（降为1维卡诺图）得到记图变量88F(x1,x2,x3)=x1x2+x1x2+x1x3=x1x2x3+x1x2x3+x1x2x3+x1x2x3+x1x2x3=(0,1,4,5,7)0X1X2010111X3111X1 X2000111100111X3890X1X2010111X3X2X101X2+X3D0=X2D1=X2+X3D1D02-1MUXAX1FX21X390思考：用数字多路器作为通用逻辑门？思考：用数字多路器作为通用逻辑门？1、用、用2选选1多路器实现逻辑与多路器实现逻辑与z=x1x0以一个变量作为选择信号，一个变量作为输入信号以一个变量作为选择信号，一个变量作为输入信号 =x1x0+0 x0以以x0作为选择信号，作为选择信号，x1作为输入信号作为输入信号D0=0,D1=X1912、用、用2选选1多路器实现逻辑或多路器实现逻辑或z=x1+x0 =x1x0+x0 以以x0作为选择信号，作为选择信号，x1作为输入信号作为输入信号D0=X1,D1=1922、用、用2选选1多路器实现逻辑非多路器实现逻辑非逻辑非运算是单输入变量逻辑非运算是单输入变量z=x =0 x+1x 以以x作为选择信号作为选择信号D0=1,D1=0Content组合逻辑设计方法1数字集成电路介绍2译码器与编码器3数字多路器4加法器与减法器加法器与减法器5二进制比较器与ALU694二进制加法器二进制加法器加法器是构成算术运算器的基本单元。n半加器n不考虑低位来的进位加法叫半加；n能完成半加功能的电路叫半加器。n全加器n考虑低位来的进位加法叫全加；n能完成全加功能的电路叫全加器。95一位加法器（一位加法器（1-bit adder）n能够实现两个1位二进制数相加的运算n输出和与进位。961位半加器位半加器组合逻辑设计流程组合逻辑设计流程step1：分析输入与输出，写出变量：分析输入与输出，写出变量：输入：两个加数输入：两个加数 A,B输出：两个加数的和：输出：两个加数的和：S，进位：进位：Co输入与输出的关系（输入与输出的关系（1位二输入加法的可能）：位二输入加法的可能）：n0+0=0n0+1=1n1+0=1n1+1=10黄色数字为和，黄色数字为和，红色数字为进位。红色数字为进位。半加器A加数B被加数CO进位输出S半加和97step2：列出真值表：列出真值表ABSCO0000011010101101step3：写出逻辑函数：写出逻辑函数step4：画出逻辑图：画出逻辑图981位全加器（考虑低位来的位全加器（考虑低位来的进位）进位）组合逻辑设计流程组合逻辑设计流程step1：分析输入与输出，：分析输入与输出，写出变量：写出变量：输入：两个加数输入：两个加数 Ai,Bi来自低位的进位：来自低位的进位：Ci-1输出：两个加数的和：输出：两个加数的和：S，向高位的进位：向高位的进位：CiAiBiCi-1SCi0000000110010100110110010101011100111111step2：列出真值表：列出真值表99 Ci=AiBi+AiCi-1+BiCi-1 Si =AiBi Ci-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =Ai Bi Ci-1step3:逻辑函数逻辑函数100step4:101Ci=AiBi+AiBiCi-1+AiBiCi-1=AiBi+(AiBi+AiBi)Ci-1=AiBi+(Ai Bi)Ci-1 Si=Ai Bi Ci-1102全加器的逻辑符号全加器的逻辑符号进位输入加数全加和全加器进位输出被加数103练习：用一片练习：用一片3-8译码器实现译码器实现1位全加器位全加器S(A,B,Ci-1)=m(1,2,4,7)C(A,B,Ci-1)=m(3,5,6,7)104多位二进制加法器n多位数相加时，要考虑进位n进位的方式n串行进位n超前进位n例：设计一个n(n=4)位二进制加法器，完成两个n位二进制的加法，输出1个n位的和，以及进位输出 Cout C3 C2 C1 C0 1 1 0 1 0 A3 A2 A1 A0 1 1 0 1 +B3 B2 B1 B0 +1 1 0 1 -S3 S2 S1 S0 1 0 1 0 105串行串行进位全加器进位全加器n由四个一位二进制全加器通过串行级连组成四位二进制全加器n每一位全加器的进位输出，送给下一级的进位输入端。高位的加法运算必须等到低位的加法运算完成后，才能正确进行。106 跟笔算相似跟笔算相似,用全加器构成串行进位加法器用全加器构成串行进位加法器.优点：结构简单。在一些中、低速数字设备中仍有应用。优点：结构简单。在一些中、低速数字设备中仍有应用。缺点：速度慢。四位二进制全加器，需要经过四级门的延缺点：速度慢。四位二进制全加器，需要经过四级门的延迟时间。迟时间。107进位生成项进位生成项传递条件传递条件进位表达式进位表达式和表达式和表达式考虑全加器逻辑函数考虑全加器逻辑函数基本思想基本思想:根据进位数根据进位数C Ci-1i-1的表达式的表达式,先计算出各高位的进位数。先计算出各高位的进位数。当当P Pi i=1,=1,把低位来的进位把低位来的进位C Ci-1i-1传给传给C Ci i当当G Gi i=1,=1,则则C Ci i=1=1超前进位加法器超前进位加法器108解决滞后的问题了？解决滞后的问题了？=没有。没有。怎样解决？怎样解决？C Ci i仅由仅由A Ai i,B,Bi i和和C C0-10-1决定。决定。109递推式递推式110减少了门电路的延迟，但增加了电减少了门电路的延迟，但增加了电路的复杂度路的复杂度111集成全加器集成全加器74LS83是一种典型的集成加法器。一片74LS83只能进行4位二进制数的加法运算，将多片进行级联，就可扩展加法运算的位数。级联方法：将低位片的进位输出与高位片的进位输入相连112用加法器实现减法运算用加法器实现减法运算方法：求减数的以二为基的补码（补数）方法：求减数的以二为基的补码（补数）对数对数N，其补数为，其补数为rn-N,n为数的长度为数的长度 113回顾：回顾：求任意进制以二为基的补码（补数）的运算方法：求任意进制以二为基的补码（补数）的运算方法：算法1：1.对r进制数N，从最低有效位向最高有效位进行转换2.遇到的第一个不为0的位转换为r-ai3.将剩余为转换为r-ai-1，直到最高有效位。算法2：1.对r进制数N，从最低有效位向最高有效位进行转换2.将每一位转换为r-ai-13.将由步骤2得到的结果+1。114115BCD加法器加法器输入：两个输入：两个n（例：（例：n=4）位二进制数）位二进制数输出：一个输出：一个n位二进制数，进位标志位二进制数，进位标志1161、相加之和小于等于 9 相加结果正确。0111（8421 BCD）=7,正确。2、相加之和大于 9 相加结果错误，需加 6 修正。1101（8421BCD）是非法码。需加 6 修正。产生进位，本位和正确。3、相加之和产生进位，且结果错误，需加 6 修正。0001（8421BCD）=17,错误。正确。错误产生原因：两者进位关系不同错误产生原因：两者进位关系不同117结论：n 两个BCD码相加，当和大于9或进位为1，将结果加6进行修正；n当和小于9则不修正。修正信号应在有进位信号Cout产生、或两个8421BCD码相加之和为1015的情况下产生。118119&1&加加6修正修正Content组合逻辑设计方法1数字集成电路介绍2译码器与编码器3数字多路器4加法器与减法器5二进制比较器与二进制比较器与ALU6121二进制比较器二进制比较器n功能：实现对两个数进行比较的电路。两个数A和B相比较，有AB、AB、AB三种情况。n一位二进制比较器输入输出A B FAB FA=F3+F3=F2+F3=F2=F1+F3=F2=F1=F0 F=F3+F3=F2+F3=F2=F1+F3=F2=F1=F0 F=F F=F F=F F=F F可级联为可级联为8位二进制比较位二进制比较器器两片两片74LS85的级联的级联 AB A=B“0”“1”A3 B3A2 YA0B0 II=A3 A2 A1 A0 B3 B2B1B0 A7 A6 A5 A4 B7 B6B5B4A3 B3A2 YA0B0 II=127算术逻辑单元算术逻辑单元ALU集成算术/逻辑运算单元（AIU）能够完成一系列算术运算和逻辑运算。管脚图如后图,A和B是预定的输入状态，根据输入信号S2S0选择八种不同的功能。74LS381的功能表如表所示12874LS381能执行八种算术能执行八种算术/逻辑运算，由功能选择端逻辑运算，由功能选择端S0-S2决定功能选择。决定功能选择。选选 择择算术算术/逻辑功能逻辑功能 S2 S1 S0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 清零清零 B减减A A减减B A加加B A B A+B AB 预置预置