基于Aurora协议的SVG控制器与RTDS高低穿联调实现.pdf

伺服控制SERVO CONTROL基于Aurora协议的SVG控制器与RTDS高低穿联调实现BASE Aurora to SVG Controller with RTDS High-Low Wear Simulation Implementation赵爽(Zhao Shuang)，吕孝国（LvXiaoguo)，魏洪实（Wei Hongshi)，孙贤大（Sun Xianda)辽宁荣信电力电子技术有限公司，辽宁鞍山，1140 0 0摘要：本文总结在电力电子系统中，通过实时数字仿真器(Real Time Digital Simulator,简称RTDS）进行模拟电网的各种工况,通过将静止无功发生器（SVG）实际控制器和RTDS完成物理在线高效实时闭环仿真联合仿真。其中，实际的SVG设备的控制箱和RTDS系统通过aurora协议交互功率阀组模型实时仿真多模块功率单元信息，这种仿真系统运行效率高、占用RTDS硬件资源少，弥补了现有链式SVG闭环实时仿真系统方案的不足，准确实现了实际功率阀组模块数量完全一致的链式SVG系统。联合仿真SVG设备时，通过手动测试，高低穿测试完成RTDS闭环测试，验证了仿真系统的有效性和准确性。在中国电科院及其它电科院进行过验证，具有真实的测试意义。关键词：实时数字仿真器；静止无功发生器；aurora；多模块功率单元；高低穿测试Abstract:This paper summarizes In power electronic systems,the real time digital simulator(Real Time Digital Simulator,or RTDS)is used to simulate various conditions of the power grid by combining the actual controller of the static reactivepower generator(SVG)and the RTDS to complete a physical online efficient real-time closed-loop simulation.Thissimulation system operates efficiently and takes up less RTDS hardware resources,which makes up for the shortcomingsof the existing chained SvG closed-loop real-time simulation system scheme,and accurately realizes a chained SVG systemwith the exact same number of actual power valve modules.The effectiveness and accuracy of the simulation systemwas verified by completing the RTDS closed-loop test by manual test and high and low wear test when jointly simulatingSvG devices.It has been verified in China Academy of Electricity and other electric power academies,and has real testsignificance.Keywords:Rtds;SvG;Aurora;Multi-module power units;High-low penetration test【中图分类号】7 6 1【文献标识码】A【文章编号】156 1-0 330(2 0 2 4)0 4-0 0 96-0 51引言电力电子系统中，实时数字仿真仪(Real TimeDigitalSimulator，R T D S）能够实现实时数字运算；RTDS具有实时性，响应速度快精度高，修改参数便捷，工程可信度高等优点 2 。但由于常规设备CPU的实时仿真器通讯能力有限，在子模块数据较多时，对大量子模块电容信息和触发脉冲的实时吞吐较为困难，因此常规设备CPU模型难以应用于阀级控制设备的实时闭环测试。相比之下，FPGA作为一种并行架构的芯片，具备分布式内存，流水线结构以及可扩展高速IO口，可实96THEWORLDOFINVERTERS现高度并行数值计算和快速的数据通讯，基于FPGA的电力系统实时仿真技术近年来越来越受到重视。近年来，RTDS公司基于FPGA开发了一种MMC桥臂替代等效拓扑仿真模型，并通过FPGA扩展光纤接口实现与阀级控制器的数据交互 3。在大容量SVG和RTDS仿真中，RTDS采用高速DSP芯片和FPGA并行处理结构，内部FPGA芯片为xilinx的7 系类芯片，内部集成aurora协议，满足快速实时运算的需求 4。Aurora传输具有单向速率任意、可以任意lane、开销低、开发方便等优点。Aurora协议提供了用户接口，数据传输接口，控制接口，可以通过用户接口与用户应第2 7 卷第0 4期变频器世界2 0 2 4年0 4月用程序进行通信 5。对于用户来说，最主要的是数据传输部分，包括用户数据单元的发送和接收 6 。2.SVG和RTDS在线联合仿真结构和协议2.1SVG和RTDS闭环仿真连接图如图1所示，实时闭环仿真系统包括RTDS内部电力电子主回路链，RTDS接口模块（模拟，数字，光纤），SVG控制系统等。（1）S VG 主回路模型在RTDS工作站上的RSCAD软件环境中进行搭建，主要包括交流电力电气模型、35kV母线、断路器IQF、接触器IKM、充电电阻、电抗器、多级SVG功率阀组单元模块等组成。通过PT和CT对电网及SVG内部的电压电流信号进行采集。（2）R T D S 接口模块（模拟，数字，光纤）包括GTDI/GTAO/GTDO和高速光纤，GTAO采集主回路数字模型运算得到的交流系统电流电压等实时数据传递至SVG控制系统，GTDO获取开关位置状态等信号传递至SVG控制系统，GTDI接收SVG控制系统发送的开关遥控信号。GTFPGA硬件单元并行处理SVG阀组功率子模块模型，并通过光纤与SVG控制系统相连，GTFPGA将计算处理所得各个功率子模块的直流电压等实时状态信息发送给SVG控制系统，同时接收来自SVG控制系统各个功率子模块IGBT触发脉冲信号。（3）S V G 设备控制系统由DSP和FPGA共同实现，DSP完成程序控制闭环处理和上位机通信，实现SVG的系统级控制功能，如无功功率控制、交流电压控制等功能。FPGA完成高速光纤发送接收，电网录播显示，模拟量采样，数字开关量输出，输入。在高速光纤通信中，采用aurora协议进行通信，完成高速s级仿真。2.2联合仿真数字接口RTDS-GTFPGA硬件单元是由一块xilinx的ViRTEX-7的FPGA的VC707开发板和两个光纤接口子卡。FPGA是一个平行结构的核心，具有分体式的存储器。FPGA是一个具有分布式存储器、精简结构和可扩展的高速I/O端口的并行体系结构核心。实现了高度并行的数值计算和快速数据通信。本文的实际SVG设备控制机控制单元与RTDS的GTFPGA单元之间的具体Aurora通信协议定义如下：每相阀臂的全桥功率子模块数量以8 4为例。在图2 中，上行协议分为packetA，p a c k e t B，p a c k e t C三部分。在图3中，下行协议单独一包协议顿。（1）G T FP G A 发送SVG控制箱信息包括直流电压，状态信息等实时信号。数据包分3部分，packetA是阀臂节点电压和阀臂电流的实时值、packetB是三相阀组所有子模块电容电压的实时值，packetC是子模块的运行状态等。其中packetC包括IGBT短路或者断路信息，单元旁路及停用信息，单元过压和欠压信息。交流电力电气系统模型CT1用来采集电网电流CT2用来采集PT1电网SVG电流电压PT2内部SVG充电模块电压PacketAbit16备用备用备用欠压过压1过压2 停用旁路短路4开路4短路3开路3短路2 开路2 短路1开路图2 RTDS上行协议WWW.CA168.COM9735KV母线IQFPT1,PT2,CT1,CT2-模拟量IQFIKM数字量IKM多级单元PWM电压，电流，状态多级SVG触发脉冲GTFPGA功率阀组旁路等控单元模块制信号图1闭环实时仿真架构PacketB上GTAOGTDOGTDIGTFPGA发送Aurora接收模拟信号SVG控制系统数字信号DSP（程序控制处一一理，上位机通信等）FPGA（高速光纤发送接收，电网录播显示，模拟量采Aurora,样，数字开关量输出，输入）PacketCbito伺服控制SERVOCONTROLSubsystem#1ICTLs/VarsLU.RTOST0119O.RTUST0.181!4LARTUSBit7备用快速存用路1GBT4IGBT3IGBT2IGBTI放电使能使能触发触发触发触发Bito0.5-0.50.333图3RTDS下行协议（2）G T FP G A 接收SVG控制箱信息包括脉冲控制字传输。包括固定顿头和最多实现2 56 个单元的驱动脉冲。各子模块脉冲控制字为8 位子长度，其中bito-bit3为全控开关器件IGBTI-IGBT4在功率子模块中触发的0.6667(b)电网电压、SVG输出无功、SVG输出电流标幺值Subsystem#12011,3331.66872信号，1为开通，0 为关断。203SVG和RTDS闭环高低穿实验研究通过调节RTDS中高压侧电压源电压幅值进行高低穿测试，首先使SVG接入点电压从1pu阶跃到0.2 pu工作0.6 2 5s，0.2 p u 阶跃到1.3pu工作0.5s，1.3p u 恢复额定电压1pu模拟电网三相高低穿故障工况，高低穿工况下SVG暂态响应波形如下。Subsystem#121TORK.SVGAJBRK.SVGDIBRK.SVGC0.450480.409050.4882Subsystem#1STyUgndAS1)UgridB0.50790St)UgridC0.527160.548330.565520-20IBRK.SVGAJIBRK.SVGDIBRK.SVGCIBRKSVGAJIBRK.SVGBIBRK_SVGC00.3333（a）35k V电网电压与电网电流瞬时波形0.006871.3331.860071.083071.102241.121414:140581:159741.178911.1080898THEWORLDOFINVERTERS第2 7 卷第0 4期变频器世界2 0 2 4年0 4月Subsystem#1S1UgndAS1)UgridBSD)UgridCSubsystem#1ICTLs/VarsU.RTOST200.80.60.4200.60.40.2TERKSVGAIBRKSVGBIBRKSVGC-0.2-0.40.5O.RTUS7LQ.RTUST21.58264.1.804071.625511.840941.068381.080821.71125-0.50.3330.66711.33331.66672（c）低穿进入、高穿进入、退出瞬时波形放大图4三相高低穿测试如图4所示，当电网稳态运行与电网电压1pu时，SVG输出无功-0.1pu，当电网电压跌落至0.2 pu时，(b)电网电压、SVG输出无功、SVG输出电流标幺值Subsystem#120SVG根据国标暂态控制策略输出无功Ipu，当电网电压低穿后联锁高穿至1.3pu时，SVG输出无功-0.7 4pu，20电网电压高穿恢复至正常电网电压1pu时，SVG输出无功恢复至初始值-0.1pu，图4验证了SVG三相暂态控制策略的有效性、快速性（暂态响应时间 30 ms）及GTFPGAMMC模块的准确性。其次，使SVG接入点电压uab从1pu阶跃到0.2 pu工作0.6 2 5s，0.2 p u 阶跃到1.3pu工作0.5s，1.3p u 恢复额定电压1pu模拟电网二相高低穿故障工况，二相高低穿工况下SVG暂态响应波形如下。S1)UgndAJS1)UgridB S1)UgridCTBRKSVGAJBRK.SVGBIBRK.SVGC0.43770.40379Subsystem#10.40988Subsystem#1STJUgndASI)UgndBSt)Ugridc200.515970.542070.569160.5942520-20-20CIERR.SVGAJIBRK.SVGBIBRK.SVGCLEBRKSVGAJIBRK.SVGBIBRK.SVGC1.0070.3330.86871.0867311.33331.110761.666671.135781.100811.185841.21086（a）35k V电网电压与电网电流瞬时波形WWW.CA168.COM99伺服控制SERVOCONTROL效整体建模方法 J.中国电机工程学报，2 0 15，35(8):1919-Subsystem#1TBRKSVGABRK.SVGBIBRK.SVGC1.575081.59638（c）低穿进入、高穿进入、退出瞬时波形放大图5二相高低穿测试如图5所示，当电网稳态运行与电网电压1pu时，SVG输出无功-0.1pu，当电网电压跌落至0.2 pu时，电网正序电压为0.5pu，S VG 根据国标暂态控制策略输出无功0.8 pu，当电网电压低穿后联锁高穿至1.3pu时，电网正序电压为1.2 pu，S VG 输出无功-0.31pu，电网电压高穿恢复至正常电网电压1pu时，SVG输出无功恢复至初始值-0.1pu，图5验证了SVG二相暂态控制策略的有效性、快速性（暂态响应时间 30 ms）及GTFPGAMMC模块的准确性。4结论本文总结了RTDS和SVG控制器之间的联合仿真，提出的基于FPGA的高压大容量链式SVG系统高效实时闭环仿真系统，通过RTDS与GTFPGA硬件单元并行处理，仿真模型运行效率高，可实现与实际链式全桥拓扑阀组子模块数量完全一致的SVG系统实时仿真。SVG外部控制器与RTDS仿真设备交互功所有功率子模块模型仿真信号，实现了35KV及以上电压等级直挂式高压大容量SVG系统的闭环实时仿真。此仿真试验系统可以支撑SVG及其控制系统研制中、工程系统投运前的性能验证，具有十分重要的技术及工程应用价值。参考文献：1王兆安，杨君，刘进军.谐波抑制和无功功率补偿 M.北京：机械工业出社，1998:2 57-32 7.2田鹏飞，刘崇茹，洪国巍，等.模块化多电平换流器半实物仿100THEWORLDOFINVERTERS23】肖建民，董云龙，卢宇，等，统一潮流控制器的RTDS仿真试验系统 J.供电，2 0 17，34(8):33-38.4徐文波，田耘.XilinxFPGA开发实用教程M】，北京：清华大学出版社，2 0 12:8-18.5】熊岩，赵成勇，刘启建，等，模块化多电平换流器实时仿真建模与硬件在环实验 J.电力系统自动化，2 0 16，40(2 1):8 4-8 9.6王潇，张炳达，陈铭，基于RTDS和FPGA联合仿真平台的多速率实时仿真方法 J.电力系统自动化，2 0 16，40(12):144-150.7许建中，赵成勇，GoleAM.模块化多电平换流器戴维南等1.617681.83898真平台设计与实验验证 J.电力系统自动化，2 0 16，40(1):12 2-128.1.60281.81581.70281929.8】向往，林卫星，文劲宇，等。一种能够阻断直流故障电流的新型子模块拓扑及混合型模块化多电平换流器 J.中国电机工程学报，2 0 14，34(2 9):517 1-517 9.作者简介：赵爽（198 4-），男，辽宁鞍山人，硕士，高级工程师，研究方向电能质量分析，FPGA控制设计研究。