CMOS射频集成电路分析与设计.doc

1 绪论1.1 发展历史1.2 现代通信系统概述1.2.1 通信系统的组成图1-1 通信系统的功能方框图1.2.2 数字通信系统图1-2 数字通信系统的组成1.2.3 通信信道及其特性1.2.4 通信信道的数学模型图1-3 加性噪声信道图1-4 带加性噪声的线性滤波信道图1-5 带加性噪声的线性时变滤波器1.3 射频电路在系统中的作用与地位图1-6 射频通信系统示意图图1-7 射频前端方框图1.4 射频电路与微波电路和低频电路的关系1.4.1 频段划分1.4.2 电路的寄生效应1.4.3 电路的设计考虑1.5 应用1.5.1 无线局域网图1-8 Prism Duette双频带收发机芯片组的总体结构图141.5.2 GSM1.5.3 WCDMA1.6 总结参考文献2 线性射频电路的基本特性和分析方法2.1 传输线图2-1 射频电路中常用的均匀传输线2.1.1 传输线波动方程图2-2 一小段传输线的等效电路 2.1.2 终端接负载的无损传输线图2-3 以负载处为原点的坐标体系 2.1.3 终端接特定负载的无损传输线的工作状态 图2-4 短路传输线上电压、电流和输入阻抗的分布图图2-5 开路传输线上电压、电流和输入阻抗的分布图2.1.4 阻抗的周期性和倒置性2.1.5 微带线设计图2-6 微带线的几何结构 图2-7 微带线的特性阻抗图2-8 微带线的有效介电常数 2.2 Smith圆图2.2.1 阻抗圆图 图2-9 阻抗圆图上的归一化阻抗2.2.2 Smith圆图上的反射系数和驻波系数图2-10 阻抗圆图2.2.3 导纳圆图图2-11 导纳圆图上的归一化导纳2.2.4 Smith圆图应用举例图2-12 例2.2的电路图 图2-13 利用Smith圆图求解例2.22.3 双端口网络2.3.1 网络参量图2-14 双端口网络的电压和电流方向 图2-15 双端口网络的入射波和反射波图2-16 S参数的测量2.3.2 网络的互联图2-17 双端口网络的串联图2-18 双端口网络的并联图2-19 双端口网络的串并联图2-20 双端口网络的并串联图2-21 双端口网络的级联2.3.3 信号流图分析法图2-22 信号流图分析法的简化规则图2-23 含电源和负载的双端口网络图2-24 用信号流图分析法分析双端口网络的简化过程2.4 射频电路中的无源分立集总参数元件图2-25 铝金属线归一化电流密度的横截面分布示意图图2-26 铝金属线横截面上的归一化电流密度分布随频率的变化(a=1mm)图2-27 金属铜和铝的趋肤深度随工作频率的变化图2-28 薄膜片上电阻图2-29 炭质电阻图2-30 高频电阻模型图2-31 炭质电阻的阻抗与频率的关系图2-32 表面贴封电容的内部结构图2-33 高频电容模型图2-34 实际电容的阻抗与频率的关系图2-35 高频电感图2-36 高频电感模型图2-37 实际电感的阻抗与频率的关系2.5 总结参考文献习题图2-38 习题4图图2-39 习题7图图2-40 习题8图3 无源RLC网络和阻抗匹配3.1 无源RLC网络3.1.1 串联RLC网络图3-1 串联RLC网络图3-2 串联RLC网络的阻抗特性图3-3 串联RLC网络中电感储存的磁能、电容储存的电能以及回路储存的总能量随时间的变化情况图3-4 品质因子Q取不同值时回路阻抗的幅频特性和相频特性3.1.2 并联RLC网络图3-5 并联RLC网络图3-6 并联RLC网络的阻抗特性图3-7 品质因子QP取不同值时并联谐振回路阻抗的幅频特性和相频特性3.2 串并联阻抗等效互换图3-8 串并联RLC网络图3-9 电阻R和电抗X的串联形式和并联形式3.3 回路抽头时的阻抗变换图3-10 电感抽头和电容抽头的RLC谐振回路3.4 阻抗匹配图3-11 借以说明阻抗匹配概念的简单电路图3.4.1 L匹配图3-12 L匹配的电路结构图3-13 并/串联电感和电容的阻抗变化轨迹图3-14 利用Smith圆图来求解L匹配问题图3-15 L匹配网络图3-16 Smith圆图上的恒Qn圆3.4.2 T匹配和Pi匹配图3-17 T匹配网络图3-18 利用Smith圆图来设计T匹配网络图3-19 Pi匹配网络图3-20 利用Smith圆图来设计Pi匹配网络3.4.3 微带线匹配图3-21 微带线匹配网络图3-22 利用Smith圆图来设计微带线匹配网络图3-23 归一化阻抗zin=rin+jxin与电容所在位置之间的关系图3-24 更复杂的微带线匹配网络图3-25 全部由微带线组成的匹配网络3.5 总结参考文献习题图3-26 习题3图4 射频集成电路中的基本问题4.1 射频电路的性能度量4.1.1 功率增益和电压增益4.1.2 灵敏度和噪声系数图4-1 电阻的噪声模型4.1.3 线性度和动态范围图4-2 非线性4.1.4 系统设计4.2 射频电路仿真算法及商用仿真软件介绍4.2.1 SPICE模拟器应用于射频领域所遇到的限制4.2.2 射频电路仿真算法4.2.3 射频电路仿真工具4.3 CMOS射频集成电路实现的难点4.4 总结参考文献习题5 集成无源元件5.1 电阻图5-1 有拐角的电阻5.2 电容图5-2 MOS电容的理想C-V曲线图5-3 MIM电容的结构图5-4 三种互连线结构图5-5 “夹心”金属电容5.3 电感图5-6 射频集成电路中电感的典型应用5.3.1 片上平面螺旋型电感图5-7 片上平面螺旋型电感的结构图5-8 接地隔离层图5-9 片上平面螺旋型电感模型图5-10 焊盘的校准结构图5-11 衬底掺杂程度对片上电感的影响图5-12 不同金属层对片上电感的影响图5-13 金属层串并联对片上电感的影响图5-14 接地隔离层对片上电感的影响图5-15 几何尺寸对片上电感的影响图5-16 对称片上电感可以减少芯片面积5.3.2 键合线电感图5-17 引起键合线电感量变化的因素图5-18 键合线电感模型5.3.3 变压器图5-19 各种结构的片上变压器图5-20 变压器的电路图符号图5-21 变压器等效电路模型5.4 容抗管5.4.1 反向二极管图5-22 反向二极管型容抗管图5-23 容抗管的小信号等效电路图5-24 容抗管的不同版图结构5.4.2 MOS晶体管5.4.3 MOS容抗管图5-25 MOS型容抗管图5-26 MOS容抗管的调谐特性5.4.4 差分对称型容抗管图5-27 对称型容抗管图5-28 采用多指结构和采用共心结构的单端二极管型容抗管与对称二极管型容抗管的单位面积电容量、品质因子随控制电压的变化图5-29 各种差分容抗管的结构5.5 总结参考文献习题6 射频MOS及BJT器件模型6.1 简介6.2 MOS器件模型6.2.1 直流模型图6-1 nMOSFET中沟道电子速度与横向电场的关系。有关参数为0=500cm2/V-s,vsat=107cm/s,Esat=2104V/cm6.2.2 阈值电压的测量6.2.3 MOS电容模型图6-2 MOSFET电容6.2.4 高频品质因子图6-3 用于求MOS最大功率增益截止频率的等效电路图6-4 nMOS截止频率与标称栅长的关系6.2.5 非准静态（NQS）现象及模型图6-5 最简单的处于饱和区的MOS交流小信号电路，交流输出电阻被忽略图6-6 MOS沟道形成之后，源漏间与栅电极之间的分布RC网络图6-7 MOS器件表示成沿沟道方向的若干个子器件串联而成图6-8 MOS器件表示成沿沟道方向的二个子MOS器件串联而成图6-9 MOS器件的非准静态（NQS）模型等效电路图6-10 MOS器件的交流小信号分析：非准静态（NQS）模型等效电路与串联子器件的比较6.2.6 MOS非本征模型图6-11 栅电极分布电阻、电容网络模型图6-12 衬底分布电阻网络模型6.2.7 MOS高阶效应及其BSIM模型图6-13 VGS0时的漏极电流与衬底电流。由它们的大小大致相等，可以推测在漏极与衬底接触之间有一漏电流存在（GIDL）6.2.8 MOS噪声模型图6-14 热噪声定义及测量电路图6-15 MOSFET噪声等效电路。注意，ing依赖于gg，而gg有频率依赖关系图6-16 MOSFET噪声等效电路。注意，此图中受控电流源的vgs是指g和s两端之间的压降，非是Cgs上的压降6.3 双极型（BJT）器件电路模型6.3.1 Ebers-Moll模型图6-17 基本的Ebers-Moll模型等效电路（假设为npn晶体管）6.3.2 时域大信号模型图6-18 双极型晶体管包括电荷存储元件的瞬态大信号模型。iB,iC的表达式分别见式6-115和式6-116图6-19 共基Ebers-Moll模型到共发模型（正向偏置）的演变。步骤(b)(c)的过渡需要一点想象力6.3.3 交流小信号模型图6-20 双极型晶体管交流小信号模型6.3.4 双极型晶体管的高频特性图6-21 典型的集成电路npn晶体管的fT-IC曲线(引自11中第一章)6.3.5 BJT噪声模型图6-22 双极型晶体管噪声等效电路6.4 总结参考文献习题7 无线收发机射频前端的系统结构图7-1 一个典型的无线通信系统7.1 接收机射频前端的系统结构图7-2 无线接收机系统的基本组成部分7.1.1 超外差式接收机图7-3 超外差式接收机的系统结构图7-4 超外差式接收机的频域转换示意图图7-5 中频频率选择对超外差式接收机性能的影响图7-6 Hartley和Weaver镜像抑制接收机的系统结构图7-7 具有正交输出的超外差式接收机图7-8 具有正交输出的Weaver镜像抑制接收机7.1.2 零中频接收机图7-9 仅与一个正弦本地振荡信号进行混频的零中频接收机频域转换示意图图7-10 零中频接收机的系统结构图7-11 与正交本地振荡信号进行混频的零中频接收机频域转换示意图图7-12 信号泄漏造成直流失调图7-13 利用数字信号处理技术消除零中频接收机中的直流失调7.1.3 低中频接收机图7-14 低中频接收机的系统结构图7-15 低中频接收机的频域转换示意图图7-16 幅度和相位不匹配对低中频接收机的影响图7-17 引入额外的镜像信号抑制模块的低中频接收机系统结构图7-18 利用射频带通滤波器来抑制镜像信号的低中频接收机的频域转换示意图图7-19 利用无源多相滤波器来抑制镜像信号的低中频接收机的频域转换示意图图7-20 低中频接收机的中频处理模块7.1.4 其他结构的接收机图7-21 超再生式接收机的系统结构图7-22 超再生式接收机中的振荡器结构图7-23 超再生式接收机链路各节点信号的时序图图7-24 宽带中频接收机的系统结构图7-25 亚采样接收机的系统结构图7-26 超宽带接收机的系统结构7.2 发射机射频前端的系统结构图7-27 无线发射机系统的基本组成部分7.2.1 超外差式发射机图7-28 超外差式发射机的系统结构图7-29 超外差式发射机的频域转换示意图7.2.2 直接上变频发射机图7-30 直接上变频发射机的系统结构图7-31 直接上变频发射机的频域转换示意图7.2.3 其他结构的发射机图7-32 中频上变频发射机的系统结构图7-33 正交中频上变频发射机的系统结构7.3 总结参考文献习题8 低噪声放大器8.1 两端口网络的噪声分析图8-1 有噪两端口网络和它的等效表示形式图8-2 两端口网络的通用噪声模型8.2 MOS晶体管两端口网络噪声参数的理论分析图8-3 包含有栅阻抗噪声和衬底阻抗噪声的晶体管噪声模型图8-4 NMOS晶体管的两端口网络噪声参数的测量结果和模拟结果的比较8.3 集成CMOS低噪声放大器的电路结构图8-5 终端所接负载对射频滤波器的影响8.3.1 输入端并联电阻的共源放大器图8-6 输入端并联电阻的共源放大器8.3.2 共栅放大器结构图8-7 共栅放大器结构图8-8 共栅放大器做低噪声放大器应用的实例8.3.3 并联-串联反馈放大器结构图8-9 并联-串联反馈放大器结构图8-10 并联-串联反馈放大器的低频小信号等效电路8.4 源简并电感型共源放大器图8-11 源简并电感型共源放大器8.4.1 晶体管的简单I-V分析方程8.4.2 阻抗匹配图8-12 源简并电感型共源放大器的小信号等效电路8.4.3 有效跨导图8-13 输入反射系数对PCC的影响8.4.4 噪声因子 8.4.5 噪声优化 图8-14 满足噪声系数要求时IDS和VGS-VT的设计曲线8.4.6 三阶交调点分析图8-15 共源放大器的电路图 图8-16 和VGS-VT对IP2和IP3的影响图8-17 M和VGS-VT对IP2和IP3的影响 图8-18 低噪声放大器的小信号等效电路 图8-19 IDS和VGS-VT对低噪声放大器三阶交调点的影响8.5 CMOS低噪声放大器的设计策略8.5.1 低噪声放大器的拓扑结构图8-20 源简并电感型Cascode共源放大器8.5.2 增益 8.5.3 噪声系数 8.5.4 输入节点寄生电容对放大器性能的影响 图8-21 考虑输入节点寄生电容的低噪声放大器电路图 图8-22 输入节点寄生电容对低噪声放大器RS,max的影响8.5.5 Cgd和M对放大器性能的影响图8-23 Cgd对放大器小信号等效模型的影响 8.5.6 LNA设计方程 8.5.7 Cascode器件的设计 图8-24 Cascode晶体管的寄生边缘效应8.5.8 等高线设计方法图8-25 RS,max及有效源阻抗与IDS和VGS-VT的变化曲线图8-26 放大器的噪声系数和输入三阶交调点与IDS和VGS-VT的变化曲线图8-27 满足PVC要求时负载阻抗RL以及放大器的品质因子与IDS和VGS-VT的变化曲线图8-28 达到输入匹配条件时Lg、Ls与IDS和VGS-VT的变化曲线图8-29 在IDS和VGS-VT平面上设计目标和限制条件所允许的设计空间8.5.9 不完全阻抗匹配对低噪声放大器性能的影响 8.5.10 其他设计考虑图8-30 差分放大器电路结构图8-31 两种不同的版图方案图8-32 低噪声放大器的偏置电路8.6 宽带低噪声放大器图8-33 利用带通滤波器技术的宽带低噪声放大器 图8-34 利用并联反馈技术的宽带低噪声放大器8.7 微波晶体管放大器设计方法图8-35 微波晶体管放大器的电路结构图8-36 简化后的微波晶体管放大器的电路图8.7.1 功率增益关系图8-37 微波晶体管放大器的信号流图 8.7.2 恒增益圆 图8-38 Smith圆图上的恒增益圆 图8-39 Smith圆图上的恒增益圆 8.7.3 恒噪声系数圆 图8-40 Smith圆图上的恒噪声系数圆8.7.4 恒驻波系数圆图8-41 输入阻抗匹配网络和输出阻抗匹配网络在微波晶体管放大器中的作用 8.7.5 稳定性圆 图8-42 输出稳定性圆图8-43 输入稳定性圆图8-44 输出无条件稳定图8-45 输入无条件稳定8.8 总结参考文献习题图8-46 习题11图图8-47 习题12图9 混频器9.1 混频器的基本工作原理图9-1 由单个MOS晶体管构成的混频器 图9-2 由单个MOS晶体管构成的高隔离度混频器图9-3 双栅晶体管混频器9.2 描述混频器性能的参数9.2.1 噪声因子(噪声系数)图9-4 混频过程中的噪声转换9.2.2 转换增益9.2.3 线性度：1dB压缩点和三阶交调点图9-5 混频器的1dB压缩点图9-6 混频器的三阶交调点9.2.4 端口隔离度9.2.5 其他性能参数9.3 电流换向有源混频器9.3.1 电路结构图9-7 有源混频器的电路结构 图9-8 双平衡混频器的输出频谱成分 图9-9 单平衡混频器的输出频谱成分9.3.2 转换增益 图9-10 p0(t)和p1(t)的波形 图9-11 开关对的转换增益c随归一化偏置电流JB和归一化本振信号幅度UO=VO的变化曲线9.3.3 噪声因子(噪声系数) 图9-12 混频过程中白噪声的频域搬移过程图9-13 随归一化偏置电流JB和归一化本振信号幅度UO=VO的变化曲线 图9-14 G(t)和Son12(f,t)的时域波形图9-15 随归一化电流JB和归一化 图9-16 G2与归一化偏置电流JB及归一化本振信号幅度UO的关系曲线 图9-17 考虑开关对共源节点寄生电容的单平衡混频器电路图图9-18 开关对共源节点电压VS和寄生电容充放电电流iCP和输出电流iO的波形图9-19 本振信号为正弦型信号时开关对的输入端电压为整流波形和噪声电压的叠加图9-20 开关对共源节点的电压波形图9-21 通过减小流过开关对的电流来减小混频器的噪声系数9.3.4 线性度9.3.5 提高线性度的技术图9-22 采用源简并技术提高混频器的线性度图9-23 AB类工作的驱动级的输出电流波形图9-24 采用分段线性近似技术的驱动级电路图图9-25 采用分段线性近似的驱动级跨导图9-26 开关对共源节点加入谐振电路来消除寄生电容的影响图9-27 三阶交调积消除技术9.3.6 输出负载图9-28 采用三种不同输出负载的混频器图9-29 具有滤波功能的电阻负载型混频器图9-30 晶体管作负载时混频器的输出共模控制电路9.3.7 射频输入端接口电路图9-31 采用电感源简并技术的混频器驱动级图9-32 采用共栅结构的混频器驱动级图9-33 单端输入的双平衡混频器9.3.8 本振输入端接口电路图9-34 本振缓冲器9.3.9 设计考虑9.3.10 应用于零中频接收机的混频器设计图9-35 噪声消除技术图9-36 改善二阶线性度性能的混频器9.4 其他类型的混频器9.4.1 电位混频器图9-37 电位混频器 9.4.2 无源混频器图9-38 无源混频器9.4.3 亚采样混频器图9-39 亚采样混频过程图9-40 亚采样混频器图9-41 亚采样混频器的噪声转移过程9.5 总结参考文献习题10 射频功率放大器10.1 晶体管非线性模型图10-1 晶体管的非线性模型10.2 功率匹配与负载线匹配图10-2 功率匹配和负载线匹配图10-3 采用功率匹配和负载线匹配时A类放大器的输入-输出功率传输特性10.3 性能参数10.3.1 输出功率10.3.2 效率10.3.3 功率利用因子10.3.4 功率增益10.3.5 线性度图10-4 IS-95 CDMA通信系统的ACPR描述图10-5 几种无线通信系统标准的频谱掩模板图10-6 错误向量定义图10-7 利用星图来测量EVM10.4 负载线理论和Loadpull技术图10-8 理想晶体管模型图10-9 晶体管工作于A类模式时的偏置点图10-10 A类功率放大器的电路图及电流、电压波形图10-11 A类功率放大器的电流、电压波形与电阻负载阻抗值的关系图10-12 串联电抗元件可提高晶体管漏端的电压幅度（输出功率保持不变）图10-13 并联电纳元件可提高流过晶体管的电流幅度（输出功率保持不变）图10-14 Smith圆图上的Loadpull曲线10.5 传统功率放大器10.5.1 波形分析图10-15 传统功率放大器的驱动电压波形和输出电流波形 图10-16 输出电流中直流成分以及1阶到5阶谐波成分幅度随导通角的变化曲线10.5.2 输出终端图10-17 传统功率放大器的电路图图10-18 传统功率放大器的各种波形 图10-19 传统功率放大器的输出功率和效率随导通角的变化曲线10.5.3 Knee电压的影响图10-20 晶体管的典型I-V曲线图10-21 Knee电压使得功率放大器输出电流波形中出现双峰图10-22 输出电压幅度减小可降低Knee电压的影响10.5.4 功率传输关系和线性度图10-23 A类放大器的功率传输关系图10-24 AB类放大器的功率传输关系图10-25 B类放大器的功率传输关系图10-26 C类放大器的功率传输关系图10-27 传统功率放大器的功率传输关系图10-28 采用强弱非线性模型后传统功率放大器的功率传输关系10.5.5 驱动强度图10-29 两级功率放大器的效率与输出级功率增益之间的关系曲线10.5.6 匹配网络和谐波短路终端的设计图10-30 匹配网络结构图10-31 宽带匹配网络图10-32 四分之一波长短路传输线作谐波短路终端10.5.7 推挽B类功率放大器图10-33 推挽B类功率放大器10.5.8 传统功率放大器的设计过程10.6 开关模式功率放大器10.6.1 D类功率放大器图10-34 D类功率放大器的电路图图10-35 D类功率放大器的波形图10.6.2 E类功率放大器图10-36 E类功率放大器的电路图图10-37 E类功率放大器的各种电流波形图图10-38 E类功率放大器开关上的电压波形图10-39 采用不同设计方程完成的E类放大器的输出功率和效率比较图10-40 开关不完全截止时，电流和电压波形存在重叠区10.6.3 F类功率放大器图10-41 F类功率放大器的电路图图10-42 F类功率放大器的波形图图10-43 F-1类功率放大器的电路、波形图图10-44 采用集中式元件实现的F类功率放大器的电路图图10-45 基频和三阶谐波成分的合成电压波形图10-46 采用集中式元件实现的F类功率放大器的波形图10.7 不同类型功率放大器性能比较10.8 采用CMOS工艺实现集成功率放大器面对的挑战10.8.1 耐压能力10.8.2 MOS晶体管跨导10.8.3 衬底问题10.8.4 Knee电压图10-47 负载线匹配法图10-48 功率晶体管和深亚微米晶体管的I-V曲线10.9 CMOS功率放大器电路设计技术10.9.1 差分结构图10-49 差分放大器的电路图和单端输出、差分输出电压波形图10-50 共源端直接接地的差分放大器图10-51 Downbond封装技术10.9.2 Cascode技术图10-52 Cascode差分电路图10-53 Cascode结构和共源结构的I-V曲线比较10.9.3 有效利用键合线电感图10-54 功率放大器的输出网络10.9.4 输出级的输入调谐图10-55 驱动级和输出级之间的接口电路图10-56 修改后的接口电路10.9.5 Cascode电感图10-57 差分结构中的Cascode电感10.9.6 深亚微米工艺下的负载阻抗优化图10-58 深亚微米工艺下优化负载阻抗值的流程图10.9.7 功率合成图10-59 Wilkinson功率合成技术图10-60 分布式有源变压器技术的电路图图10-61 分布式有源变压器技术的实现版图（简化）10.9.8 稳定性问题10.10 线性化技术10.10.1 功率放大器非线性的影响图10-62 非线性功率放大器的输出包含各阶交调积和谐波成分图10-63 功率放大器的非线性引起频谱增生图10-64 非线性功率放大器的AM-AM效应和AM-PM效应图10-65 功率放大器的非线性引起星图变形10.10.2 调制方式图10-66 恒包络调制信号图10-67 非恒包络调制信号图10-68 QPSK调制系统的星图图10-69 OQPSK调制系统的星图图10-70 GMSK调制系统的星图图10-71 /4DQPSK调制系统的星图图10-72 载波系统的信号峰值-平均能量比随载波数N的变化曲线10.10.3 线性化技术和提高效率的技术图10-73 功率回退技术图10-74 漏端调制技术（Heising调制器）图10-75 改进的漏端调制技术图10-76 包络反馈技术图10-77 前馈技术图10-78 预失真技术图10-79 包络恢复和消除技术图10-80 LINC技术图10-81 极坐标反馈技术图10-82 笛卡儿坐标反馈技术图10-83 偏置自适应技术图10-84 Doherty技术图10-85 Doherty放大器的功率传输特性10.11 总结参考文献习题11 射频振荡器11.1 振荡条件图11-1 振荡器的反馈模型图11-2 稳定振荡器的闭环传输函数与振荡幅度之间的关系曲线图11-3 硬自激的振荡特性图11-4 振荡器的自动幅度控制图11-5 并联谐振回路的相频特性11.2 描述函数图11-6 大信号跨导器图11-7 入信号幅度很高时晶体管栅极、源极的电压波形和流过晶体管的电流波形图11-8 大信号跨导与小信号跨导比值与信号幅度之间的关系曲线11.3 反馈型LC振荡器图11-9 LC振荡器的振荡原理图11-10 反馈型LC振荡器的三种典型拓扑结构图11-11 Colpitts振荡器的完整电路图图11-12 Colpitts振荡器的大信号等效电路(Iin为输入激励源)11.4 负阻LC振荡器11.4.1 负阻的概念图11-13 正、负电阻的概念11.4.2 负阻振荡原理图11-14 负阻振荡电路图11-15 220时的电流变化曲线图11-16 2=20时的电流变化曲线图11-17 220时的电流变化曲线图11-18 负阻振荡器原理电路11.4.3 负阻振荡器电路图11-19 单端负阻电路图11-20 单端负阻LC振荡器图11-21 差分负阻电路图11-22 差分负阻LC振荡器图11-23 负阻振荡器的正反馈分析图11-24 LC谐振回路的幅频响应曲线和相频响应曲线11.4.4 频率调谐图11-25 电压控制振荡器的概念图11-26 VCO频率调谐的线性度图11-27 反向pn结作调谐元件的LC电压控制振荡器图11-28 MOS容抗管作调谐元件的LC电压控制振荡器图11-29 数字调谐技术图11-30 数字调谐技术可能存在盲区11.4.5 设计过程11.5 环型振荡器图11-31 环型振荡器11.5.1 振荡条件图11-32 共源放大器构成的单极点反馈系统图11-33 两极点反馈系统图11-34 增加了一个理想反相器的两极点反馈系统图11-35 三级环型振荡器： 三极点反馈系统图11-36 三极点反馈系统闭环传输函数的波特图图11-37 三级环型振荡器各节点的电压波形图11-38 三级环型振荡器起振时各节点的电压波形图11-39 三级环型振荡器的大信号稳定振荡波形11.5.2 延迟单元电路图11-40 单端延迟单元电路图11-41 电阻作负载的差分延迟单元电路及各点电压波形图11-42 交互式耦合差分延迟单元电路11.5.3 频率调谐图11-43 改变充放电电流来调节延迟单元的延迟时间图11-44 恒电流源环型振荡器图11-45 V-I变换电路图11-46 改变负载电阻值来调节延迟单元的延迟时间图11-47 复制偏置技术图11-48 采用正反馈技术来调节延迟单元的延迟时间图11-49 具有常数振荡幅度的正反馈技术图11-50 采用电流折叠的正反馈技术图11-51 采用差值技术来调节延迟单元的延迟时间图11-52 采用差值技术的单端延迟单元电路图11-53 采用差值技术的差分延迟单元电路图11-54 采用差值技术的恒振荡幅度差分延迟单元电路图11-55 组合频率调谐技术图11-56 宽调谐范围的差分延迟单元电路11.6 压控振荡器的相位域模型11.7 相位噪声和抖动11.7.1 相位噪声图11-57 理想正弦型信号的频谱图11-58 非理想正弦型信号的频谱图11-59 相位扰动转化为输出