VHDL信号发生器论文毕业论文.doc

学年论文题目： 函数发生器 作者： 所在学院： 信息科学与工程学院 专业年级： 电子信息工程14-1班 指导教师： 职称： 2016 年 12 月 28日目录1. 前言 . 32. VHDL语言简介. 43. 2. 设计要求 . 53.1功能 . 53.2要求 . 5 3.3实验器件. 54.实现思路 . 64.1设计思路. 64.2 VHDL语言程序分析.65. 程序设计5.1分频器程序. 75.2三选一选择器. 75.3正弦波封装.85.4三角波的封装.95.5 总电路连接图.106. 结论 . 11 1.前言函数信号发生器：能产生某些特定的周期性时间函数波形（正弦波、方波、三角波、锯齿波和脉冲波等）信号，频率范围可从几个微赫到几十兆赫函数信号发生器在电路实验和设备检测中具有十分广泛的用途。例如在通信、广播、电视系统中，都需要射频（高频）发射，这里的射频波就是载波，把音频（低频）、视频信号或脉冲信号运载出去，就需要能够产生高频的振荡器。除供通信、仪表和自动控制系统测试用外，还广泛用于其他非电测量领域。因此设计函数发生器的应用价值是十分广泛的。2 .VHDL语言简介VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体(可以是一个元件，一个电路模块或一个系统)分成外部(或称可视部分，及端口)和内部(或称不可视部分)，既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。特点：VHDL 语言能够成为标准化的硬件描述语言并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来，VHDL 语言主要具有以下优点:(1) VHDL 语言功能强大，设计方式多样VHDL 语言具有强大的语言结构，只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时，它还具有多层次的电路设计描述功能。此外，VHDL 语言能够同时支持同步电路、异步电路和随机电路的设计实现，这是其他硬件描述语言所不能比拟的。VHDL 语言设计方法灵活多样，既支持自顶向下的设计方式，也支持自底向上的设计方法; 既支持模块化设计方法，也支持层次化设计方法。(2) VHDL 语言具有强大的硬件描述能力VHDL 语言具有多层次的电路设计描述功能，既可描述系统级电路，也可以描述门级电路;描述方式既可以采用行为描述、寄存器传输描述或者结构描述，也可以采用三者的混合描述方式。同时，VHDL 语言也支持惯性延迟和传输延迟，这样可以准确地建立硬件电路的模型。VHDL 语言的强大描述能力还体现在它具有丰富的数据类型。VHDL 语言既支持标准定义的数据类型，也支持用户定义的数据类型，这样便会给硬件描述带来较大的自由度。(3) VHDL 语言具有很强的移植能力VHDL 语言很强的移植能力主要体现在: 对于同一个硬件电路的 VHDL 语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。(4) VHDL 语言的设计描述与器件无关采用 VHDL 语言描述硬件电路时，设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中精力进行电路设计的优化，而不需要考虑其他的问题。当硬件电路的设计描述完成以后，VHDL 语言允许采用多种不同的器件结构来实现。(5) VHDL 语言程序易于共享和复用VHDL 语言采用基于库 ( library) 的设计方法。在设计过程中，设计人员可以建立各种可再次利用的模块，一个大规模的硬件电路的设计不可能从门级电路开始一步步地进行设计，而是一些模块的累加。这些模块可以预先设计或者使用以前设计中的存档模块，将这些模块存放在库中，就可以在以后的设计中进行复用。3.设计要求 3.1功能使用VHDL语言设计一个函数发生器，产生几种常用信号，并有频率调节功能，波形选择功能，生成波形能直接在示波器上观察。3.1要求（1）能发生正弦波，三角波，方波；（2）通过波动一组开关对波形频率分频；（3）带一键复位功能；（4）用AD558芯片完成D/A转换；3.3 实验器件EDA实验箱，示波器，导线若干，AD558芯片 4.实现思路4.1设计思路设计函数发生器的思路主要是将实现各个功能的程序使用VHDL语言写好，然后封装，再在用户自定义的元件库里选择相应器件，在quartus电路原理图版面调用，连接各个封装元件，构成完整电路。4.2VHDL语言程序分析本次设计主要程序封装分为：分频器，三选一选择器，正弦波封装，三角波封装，方波封装； 1.分频器设计 由实验箱提供原始的CLK时钟信号，4位 set_fre输入引脚作为用户可调分频大小的端口，通过拨动开关改变4位set_fre值，进行不同的分频，4位set_fre每位分别表示8,4，2 ，1。分频后构成新的CLK0信号。 2.三选一选择器 定义delta,square,sin三个输入端口，用做对应三种波形选择，高电平有效。3.正弦波封装正弦波的产生采用的是正弦函数y=sin（x）的x与y的对应关系，x自加一对应不同的y值，Y采用4倍于x的刻度。Y值对应的最接近的整数就是程序的八位输出q。4, 三角波封装三角波的产生采用的是用一个变量自加一加到最大再自减一减到0，循环不断，则产生了三角波。5，方波封装方波的产生是对输入时钟信号CLK0进行256分频，减慢电平的高低跳变。5.程序设计.5.1分频器程序5.2三选一选择器5.3正弦波封装5.4三角波的封装4.5方波封装程序5.5 总电路连接图6. 总结通过设计此函数发生器，体会到了可编程逻辑器件在基本电路模块基础上，不必修改硬件电路，通过修改VHDL源程序，增加一些新功能，实现数字系统硬件的软件化的优越性。进一步了解和学习了EDA的电子设计，并且了解EDA的设计流程：设计输入综合适配仿真编程下载硬件测试.同时更加巩固的掌握了所学的VHDL语言的一些语法结构，并且通过此次的课程设计不仅培养我们动手和独立思考的能力，而且还能让我们在实践操作中更好的运用书本上所学的知识，从而加深理解所学知识。11